板級(jí)備件通用測(cè)試系統(tǒng)設(shè)計(jì)

陳桂明,成 坤,劉 虎,劉好杰

摘 要:針對(duì)板級(jí)備件種類的多樣性,采用統(tǒng)一總線接口并實(shí)現(xiàn)總線的可配置的方法設(shè)計(jì)了一種通用測(cè)試系統(tǒng)。在硬件連接達(dá)到統(tǒng)一的情況下,總線仿真板可以通過(guò)編程實(shí)現(xiàn)需要的總線形式,達(dá)到測(cè)試多種型號(hào)板級(jí)備件的目的。介紹設(shè)計(jì)思路及系統(tǒng)組成,并通過(guò)實(shí)例分析了測(cè)試過(guò)程。該系統(tǒng)具有良好的可擴(kuò)展性,能滿足多種板級(jí)備件的測(cè)試需要。

關(guān)鍵詞:備件;總線;通用測(cè)試系統(tǒng);板卡

中圖分類號(hào):TP274文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2009)19-056-03

Design for General Purpose Test System of Spare Parts

CHEN Guiming1,CHENG Kun1,LIU Hu2,LIU Haojie3

(1.Second Artillery Engineering University,Xi′an,710025,China;2,Chinese Spaceflight Era Electron Company,Xi′an,710065,China;

3.PLA Sergeant College of the Second Artillery,Qingzhou,262500,China)

Abstract:Aiming at the diversity of spare parts,adopting the method of united bus interface and using the bus together to design a general-purpose test system.In the instance of uniting the hardware,in order to test multi-model spare parts,the bus emulator can get the type of bus needed by compiling programs.The paper summarizes the design thought and structure of the system.There is an example which expatiates on the test process.The system is extensible,it can meet the test needs of the multiform spare parts.

Keywords:spare part;bus;general purpose test system;board

0 引 言

隨著導(dǎo)彈武器裝備備件的日益增多,對(duì)交付部隊(duì)的多品種單板備件的測(cè)試維護(hù)就顯得尤為重要,必須有與之配套的電子測(cè)試設(shè)備,以適應(yīng)這種形勢(shì),因此考慮引用綜合測(cè)量技術(shù)、自動(dòng)化技術(shù)和計(jì)算機(jī)技術(shù)于一體的自動(dòng)測(cè)試系統(tǒng)來(lái)降低部隊(duì)對(duì)單板備件測(cè)試的難度和復(fù)雜度,提高維護(hù)水平,使單板備件的測(cè)試簡(jiǎn)單化,通用化[1-3]。

1 設(shè)計(jì)內(nèi)容及方法

1.1 硬件設(shè)計(jì)思路

備件板卡可以從總線和功能上進(jìn)行分類,但是由于總線和功能的繁雜,目前還不能統(tǒng)一。如果單純按照總線分類測(cè)試,可以采用的方案是一個(gè)主板擴(kuò)展數(shù)個(gè)總線,以適合不同的接口模板,模式框圖如圖1所示。如此實(shí)現(xiàn)對(duì)于總線測(cè)試而言是實(shí)現(xiàn)了一部分功能測(cè)試(無(wú)法測(cè)試CPU板)。如果按照功能分類測(cè)試,更是無(wú)法做到統(tǒng)一的[4]。

圖1 主板擴(kuò)展數(shù)個(gè)總線測(cè)試方案

依據(jù)以上論述,硬件設(shè)計(jì)首先應(yīng)該做到的就是必須統(tǒng)一總線接口,并做到總線接口可配置。實(shí)現(xiàn)總線接口統(tǒng)一后(不考慮接口功能測(cè)試),測(cè)試方案可以簡(jiǎn)化,如圖2所示。

圖2 總線統(tǒng)一測(cè)試方案

統(tǒng)一總線接口的目的:在硬件連接達(dá)到統(tǒng)一的情況下,總線仿真板可以通過(guò)編程實(shí)現(xiàn)需要的總線形式。從本系統(tǒng)來(lái)講,總線仿真板可以實(shí)現(xiàn)圖1提到的6種總線。總線仿真板的硬件邏輯框圖如圖3所示。

總線仿真板的基本工作原理如下:測(cè)試主機(jī)通過(guò)“測(cè)試數(shù)據(jù)、命令信息存儲(chǔ)單元”發(fā)送數(shù)據(jù)與命令,現(xiàn)場(chǎng)可編程門列陣(FPGA)在獲得了相應(yīng)的命令信息后,實(shí)現(xiàn)測(cè)試總線和數(shù)據(jù)的仿真。FPGA的內(nèi)容是可在線重新配置的,它可以隨時(shí)按照主機(jī)的要求進(jìn)行邏輯接口的電氣轉(zhuǎn)換,同時(shí)也可以按照測(cè)試主機(jī)的要求實(shí)現(xiàn)測(cè)試數(shù)據(jù)的發(fā)送[5-7]。

圖3 總線仿真板原理框圖

總線統(tǒng)一后,接下來(lái)需要考慮的是如何實(shí)現(xiàn)被測(cè)模板的互聯(lián)問(wèn)題。統(tǒng)一的總線接口連接器定義CPCI連接器(因?yàn)闇y(cè)試主機(jī)框架為CPCI或VXI),被測(cè)板卡通過(guò)轉(zhuǎn)接板實(shí)現(xiàn)總線的互聯(lián),I/O接口的測(cè)試可以通過(guò)電纜和各測(cè)試模塊連接[8]。總線轉(zhuǎn)換框圖如圖4所示。

圖4 總線轉(zhuǎn)換框圖

1.2 測(cè)試系統(tǒng)構(gòu)建

1.2.1 系統(tǒng)組成

總線的互聯(lián)問(wèn)題解決后,需要解決的就是如何實(shí)現(xiàn)針對(duì)專用模板的測(cè)試。首先要搭建一個(gè)系統(tǒng),這個(gè)系統(tǒng)可以涵蓋一些通用模板的測(cè)試,然后再介紹模板的測(cè)試過(guò)程,測(cè)試系統(tǒng)原理框圖如圖5所示。

圖5 測(cè)試原理框圖

1.2.2 通用型備件測(cè)試系統(tǒng)總線布局

通用型備件測(cè)試系統(tǒng)設(shè)計(jì)為7槽CPCI總線無(wú)源底板,該底板采用多層布線加濾波技術(shù)進(jìn)行設(shè)計(jì),提高了CPCI總線信號(hào)的傳輸質(zhì)量。該底板共有9個(gè)插件位置,其中1個(gè)供電插槽,8個(gè)CPCI總線插槽。CPU模件占用一個(gè)CPCI插槽,2個(gè)I/O測(cè)試板、模擬量測(cè)試板、通訊測(cè)試板、總線仿真板、不占用總線被測(cè)板各占用一個(gè)插槽。

底板布局如圖6所示。其中CN1～CN4用于連接被測(cè)模板的I/O部分。總線板和轉(zhuǎn)接板連接用的J2是可定義的仿真總線。

測(cè)試模型構(gòu)建就是針對(duì)每一種測(cè)試模板,在硬件上必須定義總線,定義總線的目的是當(dāng)被測(cè)模板開(kāi)始測(cè)試時(shí),仿真總線可以產(chǎn)生相應(yīng)的總線。另外就是定義板卡邏輯關(guān)系和數(shù)據(jù)模型,便于測(cè)試邏輯模塊化設(shè)計(jì)。測(cè)試模型是針對(duì)每種模板形成的單一數(shù)據(jù)庫(kù)單元,由于前文提到了6種總線接口,因此總線接口可以實(shí)現(xiàn)標(biāo)準(zhǔn)單元,方便后續(xù)板卡邏輯設(shè)計(jì)使用。模板的測(cè)試邏輯設(shè)計(jì)時(shí)必須首先了解模板所有的技術(shù)參數(shù)和使用方法,然后利用測(cè)試模型庫(kù)和測(cè)試邏輯庫(kù)完成測(cè)試邏輯的搭建。

圖6 底板布局

1.3 系統(tǒng)的安全性設(shè)計(jì)

測(cè)試系統(tǒng)設(shè)計(jì)時(shí)充分考慮了測(cè)試覆蓋性,也就是說(shuō)要在可能的情況下,測(cè)試種類盡量的多。由于以上方面的原因,使得系統(tǒng)設(shè)計(jì)較為復(fù)雜。為防止測(cè)試人員使用時(shí)產(chǎn)生錯(cuò)誤,必須進(jìn)行容錯(cuò)及安全性設(shè)計(jì)。

安全性設(shè)計(jì)的基本原則:測(cè)試過(guò)程中不能損壞被測(cè)模件。

測(cè)試系統(tǒng)中插入模板后,首先需要檢查電源地系統(tǒng)是否存在短路現(xiàn)象,為了保證安全,還需對(duì)模板的總線類別進(jìn)行甄別。因此,系統(tǒng)需要設(shè)計(jì)一種診斷板。

只要系統(tǒng)的供電電源存在,診斷板即處于工作狀態(tài),即保證測(cè)試系統(tǒng)運(yùn)行前,完成基本診斷工作。

2 測(cè)試實(shí)例

為了更清楚地說(shuō)明上述測(cè)試方法,下面以研華公司標(biāo)準(zhǔn)ISA總線開(kāi)關(guān)量板卡PCL-734作為實(shí)例簡(jiǎn)述測(cè)試過(guò)程。

2.1 PCL-734測(cè)試模型構(gòu)建

首先必須了解PCL-734的基本性能參數(shù),表1列出了PCL-734的基本性能參數(shù)[9]。

表1 PCL-734基本性能指標(biāo)

序號(hào)性能指標(biāo)

132路隔離開(kāi)關(guān)量輸出,OC輸出,驅(qū)動(dòng)電流最大200 mA,最大承受電壓40 V。

2數(shù)據(jù)操作方式:字節(jié)操作。

3地址范圍:ID00～7對(duì)應(yīng)300H,ID08～15對(duì)應(yīng)301H,ID16～23對(duì)應(yīng)302H,ID24～31對(duì)應(yīng)303H。

4信號(hào)輸出形式:DB37連接器,定義參考說(shuō)明書。

5總線形式:ISA

從表1可以看出,PCL-734是一個(gè)標(biāo)準(zhǔn)ISA總線形式的開(kāi)關(guān)量輸出板卡。測(cè)試模型構(gòu)建分兩步:

第一步是總線接口設(shè)計(jì),由于采用標(biāo)準(zhǔn)ISA總線,可以設(shè)計(jì)為標(biāo)準(zhǔn)單元,單個(gè)板卡測(cè)試不再考慮設(shè)計(jì)。

第二步是板卡測(cè)試邏輯設(shè)計(jì),板卡的測(cè)試邏輯可以完全按照PCL-734的手冊(cè)進(jìn)行,總線仿真板的底層驅(qū)動(dòng)軟件和測(cè)試邏輯的接口軟件,通過(guò)驅(qū)動(dòng)軟件獲取測(cè)試軟件執(zhí)行的數(shù)據(jù)信息,然后發(fā)送給總線仿真板執(zhí)行。總線仿真板把上層發(fā)送的數(shù)據(jù)通過(guò)仿真總線(此處為ISA)發(fā)送給被測(cè)板PCL-734,被測(cè)板卡即可實(shí)現(xiàn)約定的信號(hào)輸出[10]。

2.2 測(cè)試

總線信號(hào)的轉(zhuǎn)換和測(cè)試邏輯的設(shè)計(jì)實(shí)現(xiàn)后,信號(hào)的測(cè)試已經(jīng)變得相對(duì)容易。此處需要測(cè)試的信號(hào)為OC輸出的開(kāi)關(guān)量信號(hào),測(cè)試系統(tǒng)的I/O測(cè)試板可以實(shí)現(xiàn)該類型信號(hào)的測(cè)試。

3 結(jié) 語(yǔ)

板級(jí)備件測(cè)試系統(tǒng)采用了成熟的設(shè)計(jì)技術(shù),將現(xiàn)代測(cè)試技術(shù)與計(jì)算機(jī)技術(shù)融為一體,體現(xiàn)了通用化、模塊化、標(biāo)準(zhǔn)化的設(shè)計(jì)思想,通過(guò)實(shí)現(xiàn)總線的可配置而達(dá)到統(tǒng)一總線接口的目的,進(jìn)而滿足多種計(jì)算機(jī)類板卡的測(cè)試需求,并具有良好的穩(wěn)定性和可擴(kuò)展性,提高了板級(jí)備件的測(cè)試效率,使板級(jí)備件的測(cè)試躍升到一個(gè)新水平,增強(qiáng)了部隊(duì)綜合保障能力,對(duì)于打贏未來(lái)高技術(shù)條件下的信息化戰(zhàn)爭(zhēng)具有重要意義。

參考文獻(xiàn)

[1]姜玉海.基于PXI總線技術(shù)的導(dǎo)彈通用檢測(cè)平臺(tái)設(shè)計(jì)[J].現(xiàn)代電子技術(shù).2007,30(1):116-118.

[2]駱功純,胡昌華,扈曉翔,等.基于虛擬測(cè)試的導(dǎo)彈武器故障診斷系統(tǒng)[J].兵工自動(dòng)化,2008(1):3-4.

[3]蔡輝,張合新,孟飛.基于PXI總線技術(shù)的導(dǎo)彈自動(dòng)化測(cè)試與實(shí)驗(yàn)系統(tǒng)[J].測(cè)控技術(shù),2002,10(9):579-580.

[4]National Instruments Corporation.PXI Specification[Z].2000.

[5]高春甫,艾學(xué)忠.微機(jī)測(cè)控技術(shù)[M].北京:科學(xué)出版社,2007.

[6]柳愛(ài)利,周紹磊.自動(dòng)測(cè)試技術(shù)[M].北京:電子工業(yè)出版社,2007.

[7]齊洪喜,周大水.基于FPGA&ASIC;的專用USB接口設(shè)計(jì)與實(shí)現(xiàn)[J].山東大學(xué)學(xué)報(bào):工學(xué)版,2006(3):91-93.

[8]李雪蓮,李月香,袁濤.FPGA測(cè)試中故障屏蔽現(xiàn)象的分析和研究[J].測(cè)試技術(shù)學(xué)報(bào),2007,21(6):557-561.

[9]韓兆福.基于VXI總線的電路板故障診斷系統(tǒng)[J].青島大學(xué)學(xué)報(bào),2002,17(2):58-60.

[10]杜列波,肖學(xué)敏,魯琴,等.基于FPGA+多DSP的JPEG2000星載遙感圖像壓縮實(shí)現(xiàn)方案[J].測(cè)試技術(shù)學(xué)報(bào),2008(6):478-482.