基于不對稱互補(bǔ)的恒跨導(dǎo)全擺幅輸入級

劉敬術(shù),鄔齊榮,龔 敏

摘 要:提出一種不對稱互補(bǔ)的輸入級結(jié)構(gòu),實現(xiàn)了在整個共模范圍內(nèi)的恒跨導(dǎo)。兩種實現(xiàn)方法分別是:PMOS差分對截止時,NMOS差分對開始工作;NMOS差分對截止時,PMOS差分對開始工作,兩個差分對有主輔之分。在SMIC的0.18 μm工藝條件下,設(shè)計仿真了這種輸入級,使得電路結(jié)構(gòu)簡單,并能得到更平坦的跨導(dǎo),適合用作恒跨導(dǎo)運(yùn)算放大器的輸入級。

關(guān)鍵詞:不對稱互補(bǔ);恒跨導(dǎo);軌對軌;運(yùn)算放大器

中圖分類號:TN32文獻(xiàn)標(biāo)識碼:A

文章編號:1004-373X(2009)19-181-03

Constant-gm Rail-to-Rail Input Stage Based on Non-symmetrical Complementary

LIU Jingshu,WU Qirong,GONG Min

(Province Key Lab of Microelectronics,School of Physical Science and Technology,Sichuan University,Chengdu,610064,China)

Abstract:An architecture based on non-symmetrical complementary to attain a constant-gm over the whole common mode is proposed.There are two methods,one is PMOS differential pair is beginning to work when NMOS is off,and another is NMOS differential pair is beginning to work when PMOS is off.Under the process of SMIC 0.18 μm,such kind of input stage is designed and simulated,the circuit is simple and can attain a more smooth GM,and it is suitable for as input stage of rail-to-rail operational amplifier.

Keywords:non-symmetrical complementary;constant-gm;rail-to-rail;operational amplifier

0 引 言

在現(xiàn)代深亞微米CMOS工藝中,功耗和工藝要求單電源供電的電壓越來越小,但是由于閾值電壓并不能同比例地減小,使得傳統(tǒng)單差分對放大器工作范圍與供電電壓越來越小。例如,在0.6 μm的工藝中,單電源供電電壓為5 V,閾值電壓約為0.7 V,工作范圍為供電電壓的86%;在0.18 μm的工藝中,供電電壓為1.8 V,閾值電壓約為0.4 V,工作范圍為供電電壓的78%。隨著工藝的進(jìn)一步發(fā)展,供電電壓越來越小,工作范圍的比例也將越來越小。共模范圍的減小,使單差分對放大器處理信號的能力減小。NMOS差分對和PMOS差分對并列作為互補(bǔ)輸入級可以實現(xiàn)工作電壓范圍從最高電壓到最低電壓,但是簡單的并列會使輸入級的跨導(dǎo)產(chǎn)生兩倍的變化,從而增加了輸出級頻率補(bǔ)償?shù)碾y度。

本文基于一個差分對截止,另一個差分對才開始工作的想法,提出了一種不對稱互補(bǔ)輸入級結(jié)構(gòu)。

1 簡單互補(bǔ)結(jié)構(gòu)及輸入級總跨導(dǎo)的變化

圖1給出了簡單互補(bǔ)的結(jié)構(gòu)圖,圖2給出了輸入級總跨導(dǎo)的變化。

圖1 簡單連接的互補(bǔ)輸入級

圖2 簡單連接的互補(bǔ)輸入級跨導(dǎo)的變化

在工作區(qū)域1,只有PMOS差分對工作,其總的跨導(dǎo):

Gmt=Gmp=Gm

(1)

在工作區(qū)域3,只有NMOS差分對工作,其總的跨導(dǎo)為:

Gmt=Gmn=Gm

(2)

在工作區(qū)域2,PMOS差分隊和NMOS差分對同時工作,其總的跨導(dǎo)為:

Gmt=Gmn+Gmp=2Gm

(3)

有多種方法可以實現(xiàn)在工作范圍內(nèi)恒跨導(dǎo)[1-4],主要有控制兩個差分對的電流和電平位移,其本質(zhì)都是兩個差分對的對稱互補(bǔ)。不對稱互補(bǔ)輸入級結(jié)構(gòu)有兩種實現(xiàn)方法,一是NMOS差分對截止后,PMOS差分對才開始工作,N主P輔輸入級。

另外一種是PMOS差分對截止后,NMOS才開始工作的,P主N輔輸入。相對于對稱互補(bǔ),在總的跨導(dǎo)上有兩個起伏變化,本文提出的不對稱互補(bǔ)在總的跨導(dǎo)上只有一個起伏變化,因而更適合應(yīng)用于要求恒跨導(dǎo)的放大器中。

2 恒跨導(dǎo)軌到軌輸入級

在簡單連接互補(bǔ)輸入級中,NMOS差分輸入對的工作范圍是Vgsn+Vdsatn~Vdd,而PMOS差分對的共模輸入范圍是0~Vdd-Vgs-Vdsat。基于這兩個前提,可以設(shè)計兩種不對稱的互補(bǔ)的軌對軌差分輸入對。第一種是以PMOS差分對為主差分對,NMOS為輔差分對,在共模輸入范圍為0～Vdd-Vgsp-Vdsatp時,Gmt=Gmp,共模輸入范圍為Vdd-Vgsp-Vdsatp～Vdd時,Gmt=Gmn;第二種是以NMOS差分對為主差分對,PMOS為輔差分對,在共模輸入范圍為Vgsn+Vdsatn～Vdd時,Gmt=Gmn,在共模輸入范圍為0～Vgsn+Vdsatn時,Gmt=Gmp;這里使用以齊納二極管連接的兩個MOS管達(dá)到此控制目的,如圖3和圖4所示,現(xiàn)分別介紹。

2.1 P主N輔的輸入級

分析圖3所示的PMOS為主差分對,NMOS為輔差分對的輸入級電路。當(dāng)共模電壓足夠低時,NMOS差分對截止,電流境MR3的電流全部流過以齊納二極管連接的MC1和MC2,此時NMOS差分對的閾值電壓為:

Vthn=Vthn0+γ(2ΦF+Vdsr3-2ΦF)

(4)

柵源電壓為:

Vgs=Vin-Vdsr3

(5)

隨著共模電壓的增大,只有:

Vin>Vdsr3+Vth0+γ(2ΦF+Vdsr3-2ΦF)

(6)

NMOS差分對才導(dǎo)通工作。使式(6)等于PMOS差分對的截止電壓Vdd-Vgsp-Vdsatp,則實現(xiàn)了兩個差分對的不對稱互補(bǔ)。以齊納二極管連接的Mg1和Mg2的作用是正反饋關(guān)斷電流。當(dāng)共模電壓大到使NMOS差分對導(dǎo)通時,使MR3的等效電阻減小,Vdsr3的電壓升高,gc的電壓也跟著升高,這樣PMOS管Mg1的柵源和源漏電壓減小,Mg1和Mg2的等效電阻增大,從而使電流境的電流更多地流向NMOS差分對,最終結(jié)果是使NMOS差分對的跨導(dǎo)上升得更陡。求得Vdsr3之后,可以通過以下的辦法大致確定齊納二極管的寬長比。

首先,對于PMOS,有:

Ip=(1/2)μpCox(W/L)p(Vdd-Vp-Vthp0)2

(7)

對于NMOS,有:

In=(1/2)μnCox(W/L)n(Vg-Vdsr3-Vthn)2

(8)

令:

In=Ip,且令μn(W/L)n/μp(W/L)p=M2,則可以解得:

Vg=[Vdd-Vthpo+M(Vdsr3-Vthn)]/(M+1)

(9)

圖3 P主N輔的輸入級

選取合適的M值,得到Vg值,從而代入式(7)和式(8),得到合理的PMOS管和NMOS寬長比。

2.2 N主P輔的輸入級

圖4所示為NMOS為主差分對,PMOS為輔差分對的輸入級。

圖4 N主P輔的輸入級

當(dāng)共模電平足夠高時,NMOS差分對截止,電流境MR5的電流全部流過以齊納二極管連接的MOS管MC1和MC2。設(shè)置MC1和MC2的寬長比使得NMOS差分對導(dǎo)通時,PMOS差分對截止,這樣就實現(xiàn)了N主P輔的輸入級。其分析方法和P主N輔的輸入級相同。

3 仿真結(jié)果和討論

圖5和圖6分別是用HSpice仿真這兩種電路結(jié)構(gòu)的輸入跨導(dǎo)隨共模電壓變化的結(jié)果。由仿真結(jié)果可以看出,輸入級的總跨導(dǎo)在整個共模輸入電壓范圍內(nèi)只PMOS差分對和NMOS差分對一個截止另一個開啟處有一個起伏變化。而對稱互補(bǔ)的輸入級電路,如文獻(xiàn)[1]和文獻(xiàn)[2]提到的兩種方法,則在PMOS截止和NMOS截止共有兩個起伏變化。從電路結(jié)構(gòu)方面來說,基于不對稱互補(bǔ)的電路更加簡單。

圖5 P主N輔輸入級跨導(dǎo)的變化

圖6 N主P輔輸入級跨導(dǎo)的變化

文獻(xiàn)[1]中的方法要用到6個MOS管,并且限制在弱飽和區(qū);文獻(xiàn)[2]中的方法必須另加一些控制電路才能使總跨導(dǎo)變化小于13%。本文提出的方法,在整個輸入范圍內(nèi)只有一個起伏變化,并且可以應(yīng)用到飽和區(qū),因而可以應(yīng)用到高帶寬高轉(zhuǎn)換速率的恒跨導(dǎo)放大器中,且方法簡單。在應(yīng)用中,可以根據(jù)具體情況和PMOS差分對和NMOS差分對的特點來選擇不對稱互補(bǔ)輸入級的兩種實現(xiàn)方法。

不對稱互補(bǔ)的輸入級是基于一個差分對截止的同時另一個差分對開始工作的原理設(shè)計,這樣就會出現(xiàn)所謂的“死區(qū)”的現(xiàn)象。在圖5和圖6的兩個差分對跨導(dǎo)變化的交接處A點,輸入級的跨導(dǎo)為:

Gmt=Gmn+Gmp

(10)

由于工藝的偏差,如果在A點NMOS差分對和PMOS差分對的跨導(dǎo)都比較小,這樣就導(dǎo)致總的跨導(dǎo)比較小,甚至等于零,出現(xiàn)“死區(qū)”,放大器在這個區(qū)域?qū)⒉荒苷９ぷ?。為了避免這種情況,在設(shè)計仿真的時候,將輸入的總跨導(dǎo)在交接處稍稍向上凸,即使工藝有很大偏差,也不會出現(xiàn)“死區(qū)”。

圖7 應(yīng)用不對稱互補(bǔ)輸入級的全擺幅輸入/輸出放大器

4 基于不對稱互補(bǔ)的軌對軌放大器

應(yīng)用不對稱互補(bǔ)輸入級的兩種實現(xiàn)方法,本文設(shè)計了兩種全擺幅軌對軌放大器,如圖7所示。采用了SMIC 0.18 μm的高壓CMOS工藝實現(xiàn),供電電壓為3.3 V,輸入級的直流偏置電流為600 μA,共源共柵級每邊的偏置電流是600 μA,甲乙類的偏置電流為700 μA,放大器的總功耗約為8.5 mW。負(fù)載時10 pF,用HSpice分別對這兩種放大器的仿真,結(jié)果如表1所示。

表1 不對稱互補(bǔ)軌對軌放大器的仿真結(jié)果

性能 P主N次N主P次

開環(huán)增益85~95 dB82~97 dB

相位裕度58°~64°58°~64°

單位增益帶寬100 MHz100 MHz

共模輸入范圍0~3.3 V0~3.3 V

輸出擺幅6 mV~3.293 V5 mV~3.293 V

5 結(jié) 語

基于一個差分對截止,另一個差分對才開始工作的設(shè)想,本文提出了不對稱的互補(bǔ)輸入級結(jié)構(gòu)的兩種實現(xiàn)方法。它們用簡單的結(jié)構(gòu)實現(xiàn)了整個輸入范圍內(nèi)的恒跨導(dǎo),對比對稱互補(bǔ),跨導(dǎo)在整個共模輸入范圍內(nèi)只有一個起伏變化。應(yīng)用不對稱互補(bǔ)輸入級的兩種實現(xiàn)方法,成功設(shè)計出了兩款全擺幅輸入、輸出放大器,證明了不對稱互補(bǔ)的可行性。

參考文獻(xiàn)

[1]Hogervorst R,Tero J P,Eschauzier R G H.A Compact Power-Efficient 3V CMOS Rail-to-Rail Input/Output Operational Amplifier for VLSI Cell Libraries[J].Solid-State Circuits,1994,29(12):1 505-1 512.

[2]Hogervorst R,Tero J P,Eschauzier R G H.Compact CMOS Constant-gm Rail-to-Rail Input Stage with gm-Control by an Electronic Zener Diode[J].Solid-State Circuits,1996,31(7):1 035-1 040.

[3]Li M F.A Low-Power CMOS OTA with Rail-to-Rail Differential Input Range[J].IEEE Trans.on Circuit and System:Fundamental Theory and Application,2000.

[4]Loikknanen M,Kostamovaara J.Low Voltage CMOS Power Amplifer with Rail-to-rail Input and Output[J].Anlog Integer Circuits Process,2006,46(3):183-192.

[5]Chun Jen Huang,Hong Yi Huang.A Low Voltage CMOS Rail-to-Rail Operational Amplifier Using Double P-Channel Differential Input Pairs[A].ISCAS′04[C].2004(1):1 673-1 676.

[6]劉凱,邵丙銑.一種低電壓全擺幅CMOS運(yùn)算放大器[J].微電子學(xué),2002,32(1):51-53.

[7]曹三林,何樂年.一種18 V Rail-to-Rail CMOS運(yùn)算放大器的設(shè)計[J].微電子學(xué)與計算機(jī),2006,23(11):121-124.

[8]林越,徐棟麟.基于共模電平偏移電路新型CMOS低電壓滿幅度運(yùn)放設(shè)計[J].半導(dǎo)體學(xué)報,2003,23(5):529-534.

[9]Behzad Razavi.Dsign of Analog CMOS Integrated Circuits[M].The McGraw- Hill Companies,Inc,2001.

[10][美]Phillip E Allen,Douglas R Holberg.CMOS模擬電路設(shè)計[M].2版.北京:電子工業(yè)出版社,2002.