Galileo/GPS雙模相關器IP核設計

蔡建平,錢曙光,杜克明,溫幸饒

(1.中國人民解放軍61081部隊,北京100094;2.西安電子科技大學通信工程學院,陜西西安710071;3.河北省廣播電視局,河北石家莊050000)

0 引言

衛星導航系統在國民經濟建設中占有重要位置,是國民經濟信息化建設的重要組成部分和推進力量,是建設國家信息體系的重要基礎設施,是直接關系到國家安全和經濟發展的關鍵性技術支撐系統。從目前衛星導航定位技術的發展趨勢以及市場需求來看,單一的衛星導航定位服務系統已經不能滿足要求,發展趨勢必然是多種導航定位系統的兼容,而導航定位接收機中的相關器設計是導航定位接收機設計的一個關鍵技術之一。SoC作為系統級芯片,在集成電路的設計領域中越來越顯現出其優勢。SoC的設計方法也將發展到即插即用型基于應用平臺的設計,這種設計的最大特點就是對IP核的設計和復用。因此采用基于SoC應用的IP核設計方法對導航定位接收機中的關鍵電路雙模相關器IP核進行設計,既是對IP核設計方法的有益探索,也為以后的雙模及多模接收機的研制打下了基礎。

1 工作原理

鑒于Galileo系統兼容于GPS系統,同時GPS系統又是非常穩定和成熟的,因此以GPS系統來對相關器的工作原理進行介紹。GPS衛星發射的是擴頻BPSK信號,接收端只有經解擴、解調才能恢復基帶信號,而完成這些工作就要用到相關器。相關器是利用本地復現的載波頻率和C/A碼與輸入的數字中頻進行相關處理,去除載波頻率和C/A碼信號,得到用于計算偽距和導航電文的各種測量數據和狀態數據。如果忽略信號在傳輸路徑上和接收機內附加的滯后延時,經過射頻前端采樣后的中頻信號用連續信號可以表示為:

式中,SIF(t)為射頻前端輸出的數字中頻信號;C/A(t)為C/A碼信號;D(t)為導航電文;ωIF為數字中頻;φ為初始相位。該中頻信號經基帶處理器采樣并鎖存后分成2路與本地載波NCO產生的同相載波分量和正交載波分量進行混頻之后,經過低通濾波器基帶信號可表示為:

如果經過捕獲、跟蹤、微調后,本地載波與輸入載波同步、本地C/A碼與衛星擴頻碼同步,即 ωIF=ω0.φ=φ0,于是在式(4)中,正交分量輸出為0,同相分量得到導航電文:

相關器電路主要由本地載波NCO、碼NCO、本地C/A碼發生器、載波剝離模塊、相關陣列模塊構成。GPS的一個典型的相關器的結構如圖1所示。

圖1 典型相關器結構圖

從圖1可以看出,輸入信號首先送給載波剝離模塊,在該模塊中輸入信號與本地復現的載波信號的同相分量和正交分量相乘,得到采樣數據流的同相分量和正交分量。這些輸出值與本地產生的C/A碼的超前、即時和滯后碼同時進行相關計算,共有6組積分累加數據輸出。這些輸出的數據送給后面的處理器進行計算,得到修正量來控制本地載波發生器和C/A碼發生器,完成對載波和碼的捕獲和跟蹤。

在進行實際相關器的設計時,除了本地載波NCO、碼NCO、本地C/A碼發生器、乘法器和累加清零器模塊之外,還包括時基發生器模塊、時鐘發生器模塊、碼滑動計數器、載波周期計數器、碼相位計數器和歷元計數器。其中時基發生器產生時間定時信號用于控制在相關器的累加器和微處理器之間的數據傳輸。時鐘發生器對輸入的主時鐘進行分頻產生相關器所需要的各種時鐘信號以及用作處理器的同步時鐘信號。碼滑動計數器的功能是更改本地碼發生器的狀態,從而改變本地產生的碼序列的相位。歷元計數器測量值由處理器讀取用于位同步和幀同步。載波周期計數器的功能是對2個基本時間幀之間的載波周期進行計數,這個測量值可以用來計算2個偽距之間的變化量,從而計算出接收機的速度。

2 設計與仿真

2.1 導航信號分析

Galileo信號的設計特點之一是兼容GPS信號,2種信號均為CDMA擴頻調制,因此相關器通道能夠兼容,這為雙模接收機的實現奠定了基礎。但Galileo信號的設計同時采用了一些新技術,如BOC調制和導引信道等,這些新技術的應用在帶來優勢的同時也帶來了在高靈敏度接收方面的困難。下面對2種信號進行具體分析。

根據歐空局(ESA)與伽利略聯合執行體(GJU)公布的最新信號接口控制文檔,Galileo信號的頻譜共有10個空間信號,傳輸5種不同的服務數據。所有Galileo衛星都將共享同樣的頻率波段,采用CDMA多址技術,每個信號每個頻率及每顆衛星都將使用不同的擴頻碼,極化方式與GPS一樣,仍然是右手螺旋極化。可以發現Galileo信號的E1、E5a頻段與GPS的L1、L5頻段的中心頻點是相同的。也就是說只要射頻前端的帶寬相應增加即可接收到2個星座系統的信號,這就為雙模接收機的研制提供了方便。Galileo信號設計時為了與GPS信號實現良好的兼容,采用了BOC(Binary Offset Carrier)調制方式作為Galileo信號設計的主要方式。BOC調制不僅使Galileo信號避免了與GPS L1信號的相互干擾,而且在許多方面具有優勢。但BOC信號所獲取的優勢其實是以其帶寬翻倍為代價的,這就為高靈敏度接收機的實現帶來了困難;BOC信號的捕獲,在BOC信號的初始捕獲階段,以同樣的捕獲時間為標準,Galileo接收機的相關器資源消耗是GPS的一個數量級以上。對于高靈敏度信號的接收,由于相干積分時間的加長,捕獲上的差別主要是碼相位數目的增加。如果輔助信息的提供能夠去除Galileo信號的二級碼,必然能夠減小非相干的次數,靈敏度能夠得到改善。因此Galileo信號的特點決定了傳統的GPS接收機相關器通道結構不完全適合于Galileo信號的接收,這就使得雙模接收機的設計面臨了新的挑戰。

2.2 IP核設計

雙模導航定位接收機電路設計為24個接收通道,其中12個用于接收GPS,12個用于接收Galileo。其中射頻和基帶輸入時鐘為同一晶振的時鐘,達到同源效果,晶振頻率為10M。AD_CLK為62 MHz,能滿足AD采樣性能要求。AD芯片輸出數字信號量化比特為8 bit。芯片主要負責信號相關,采用FFT技術進行頻譜分析,微處理器主要負責捕獲控制、環路、電文解調和PVT解調等。

雙模相關器電路主要分為捕獲和跟蹤兩部分。在捕獲部分采樣FFT頻域捕獲方案,原理是利用FFT計算,在頻域上劃分分格依次搜索。這樣每次搜索完成后,整個時域就被搜索一遍。當整個頻域依次被搜索完畢后,也會在二維時域和頻率空間尋找最大相關值。這種捕獲策略相對于其他方法而言,能夠有效減少捕獲時間。FFT搜索算法是基于數學特性:時域的卷積等價于頻域的相乘。傳統的2個抽樣序列之間的相關實現方式如下:

式中,R(m)為延遲m的函數,是x(n)和c(n)之間的函數。但是如果直接計算相關值R(m),其運算量非常大,正比于序列長度的NL平方。如果通過頻域來計算,其運算量將大幅度減少,運算時間變短。在FFT單元,對輸入的數據進行分段處理,分段的長度L就決定一次并行運算的長度,與捕獲概率、捕獲時間有很大關系。偽碼并行FFT算法的搜索過程與匹配濾波法相似,但速度比匹配濾波法快。即在估計的多普勒頻率點進行一次FFT,以搜索全部偽碼相位,并把功率最大值和門限值比較,若最大值大于門限值,則表明信號捕獲,隨即給出信號所在位置的碼相位和多普勒頻率,進入信號跟蹤階段。如果最大值小于門限值,則表明信號未捕獲,通過控制邏輯改變多普勒搜索單元,重復上述過程。由于FFT具有把能量集中到一個單元上的特性,所以FFT的并行搜索方式,不但搜索時間短,而且可以在低信噪比下捕獲信號。

跟蹤部分使用的碼跟蹤環路是非相干超前/滯后門延時鎖定環路,輸入跟蹤環路的是導航信息和PRN碼調制后的載波。輸入信號分為2路,與本地產生的PRN碼的超前和滯后作相關。2路本地碼間隔一樣,通常典型值是準同步碼±0.5個碼片。相關后的2路信號都與基帶混合,就產生了同相和正交兩分量。超前和滯后2路信號的能量相減,結果經過濾波后輸入NCO(數控振蕩器),NCO的輸出作為PRN碼發生器的時鐘輸入。這樣,誤差信號的偏移量就能指示哪路信號含有更多能量,于是就能得知NCO究竟需要加速還是減慢本地PRN碼的發生。

在雙模相關器IP核的設計過程中,首先是使用Matlab進行系統建模,并生成模擬的數據作為激勵進行系統級仿真。在仿真成功后,進行RTL設計。RTL設計全部采用VHDL,并且嚴格遵守VHDL編碼規則及IP核設計規則。測試使用的激勵由Matlab產生,調試時使用了代碼覆蓋率檢查工具,確保覆蓋率達到100%。雙模相關器IP核的電路模塊結構示意圖如圖2所示。

圖2 雙模相關器芯片的電路模塊結構

在雙模相關器IP核功能得到驗證之后,進行了IP核的標準化工作,首先使用檢查工具leda3.0.0對相關器的VHDL代碼進行檢查,在使用標準腳本運行檢查之后,沒有 Error和Warning;IP核中的Memory,可以根據選擇的工藝庫不同,運行與工藝庫相對應的腳本即可得到;仿真工具有2款:Windows XP操作系統下的Modelsim6.5和Linux操作系統下的vcs2009.06。測試激勵是由導航系統碼流儀產生的,TB分為跟蹤和捕獲兩大部分,分別使用相關數據進行仿真結果的驗證;代碼覆蓋率分析使用的是vcs2009.6,達到了100%;綜合使用的是Synopsys公司的DesignCompiler2007.03軟件實現的,使用的腳本、約束文件均已打包,并且針對不同的工藝庫,使用了不同的腳本文件,可以解壓縮直接使用;后端布局布線時的時鐘樹的說明,使用的TCL腳本,DRC、LVS檢查的規則,都生成了正式的文件,并配以說明;時序分析使用的是Synopsys公司的PrimeTime,有獨立的腳本,可以直接運行;功耗分析使用的是Synopsys公司的PowerCompiler,經過分析也滿足IP核的使用要求。以上IP核標準化過程中所產生的文檔和文件,均使用商用轉換器進行打包,可以直接解壓縮使用,基本滿足IP核標準化的要求。

2.3 仿真與分析

雙模相關器IP核的仿真驗證手段是多層次的,包括系統級、RTL級和FPGA平臺級驗證。首先是進行系統級仿真,建立雙模相關器IP核的modelsim仿真環境,加以合適的激勵,通過這組激勵得到的最終結果和預期結果完全一致,證明雙模相關器IP核的系統設計正確;其次搭建基于FPGA的原型驗證環境,在原型機的驗證環境中進行實際仿真測試,測試結果與系統級仿真相符,即設計滿足了系統設計要求,進一步證明IP核系統設計的正確性;最后將可綜合的代碼替代FPGA代碼,進行Modelsim的功能仿真,采用的激勵與FPGA平臺相同得到結果也一致,即證明了IP核邏輯設計的正確,之后再使用VCS對代碼進行完備的仿真、綜合,產生網表信息,最后對雙模相關器進行IP化設計,完成雙模相關器IP核的設計。下面對雙模相關器IP核在Modelsim仿真環境下的邏輯功能仿真進行分析,尤其是對其中重要模塊的波形做重點分析。

雙模相關器IP核中的all_sat_recvchannels是雙模相關器中所有通道的集合,是雙模相關器IP核的主體模塊,包括24個通道和一個C碼捕獲模塊,每個通道就是將輸入碼流解析,產生相關的IQ兩路數據和code碼,送入C碼捕獲模塊進行捕獲,在對每一個通道的捕獲過程中,對輸入的數據分為10組進行捕獲。其中的test_outc就是捕獲的結果數據,C碼捕獲模塊啟動信號Acq_Start是由DSP配置進去的,當地址為全1時,會將數據總線的最低位(0位)配置為Acq_Start 。進行相關運算,50 μ s一次,一共進行100次運算,將運算值存入ram中。存入ram之后進行讀取ram,每次讀取20個數據進行運算,運算結果緩存為out_data ;每 50 μ s進行 8 次運算,一共需要20*50 μ s完成一組數據的運算。在運算到第10次,也就是最后一次運算的時候,會將運算結果進行比較,得到最大值,并且記錄相應的地址。其中WR_Corr_Cnt_20為寫ram的次數,1 ms中寫20次;NonCoh_Cnt_10為非相干累計的次數,10次一循環,out_data 為非相干累積結果,最終在第10次非相干累計時,將得到的非相干值進行比較,在比較結束后,產生Compare_Done 脈沖將最大值附近的頻譜輸出。仿真結果得到的最大值是0E02,地址是143D,與使用FPGA原型驗證平臺運行相同激勵得到的結果,以及與預期結果相一致,驗證了雙模相關器IP核設計的正確。

3 結束語

實現Galileo和GPS接收系統的兼容,可有效提高衛星導航在北半球高緯度地區的可用性、提高衛星導航業務的靈敏度、改善衛星導航在城市地區的可用性。因此多種導航定位系統的兼容接收已成為發展趨勢,但同時也面臨著挑戰,挑戰之一是基于SoC應用的雙模相關器IP核的設計。對Galileo/GPS雙模相關器IP核進行了分析設計,并進行了仿真驗證和分析,可為本領域的設計人員提供有益的借鑒,同時也可應用于雙模導航定位接收機中,具有很好的實用價值。

[1]馬 瑞,馬穎莉.Galileo/GPS系統組合導航的定位算法研究[J].遙測遙控,2009(1):7-11.

[2]邢兆棟,趙維剛.基于NIOSII的多模導航接收機跟蹤環路[J].無線電工程,2009(8):32-37.

[3]車 斐.多衛星導航系統組合定位解算[J].無線電工程,2007(3):34-35.

[4]翟 艷,楊銀堂,朱樟明,等.一種基于SoC應用的 Railto-Rail運算放大器IP核[J].西安電子科技大學學報,2005(1):112-115.

[5]唐重林,柴常春,程春來.基于SoC應用的運算放大器IP核設計[J].微計算機信息,2008(20):167-169.