基于CDCE949的可控頻率源設(shè)計(jì)與實(shí)現(xiàn)

楊立永，楊日杰，董云龍

（1.海軍航空工程學(xué)院 電子信息工程系，山東 煙臺(tái) 264001；2.海軍航空程學(xué)院 科研部，山東 煙臺(tái) 264001）

調(diào)頻發(fā)射機(jī)發(fā)射頻率的改變大都是通過(guò)調(diào)節(jié)壓控振蕩器（VCO）來(lái)實(shí)現(xiàn)的。為實(shí)現(xiàn)調(diào)頻發(fā)射機(jī)的遠(yuǎn)程控制化、頻率的變化由微控制器來(lái)決定。系統(tǒng)采用頻率點(diǎn)對(duì)點(diǎn)廣播，而通過(guò)控制VCO的變化來(lái)改變頻率不夠靈活。通過(guò)本振信號(hào)源和基帶信號(hào)混頻來(lái)實(shí)現(xiàn)音頻信號(hào)的調(diào)制和發(fā)射，這樣設(shè)計(jì)一款可由單片機(jī)控制的頻率源就成為可控調(diào)頻發(fā)射系統(tǒng)的核心技術(shù)。

頻率合成芯片CDCE949正能滿(mǎn)足可控頻率源的參數(shù)和性能，本文用單片機(jī)的兩線(xiàn)串行接口（TWI）向CDCE949的控制寄存器寫(xiě)內(nèi)容，來(lái)對(duì)輸出頻率進(jìn)行控制。

1 頻率合成技術(shù)及主要技術(shù)指標(biāo)

1.1 頻率合成技術(shù)

頻率合成是指由一個(gè)或多個(gè)頻率穩(wěn)定度和精確度很高的參考信號(hào)源通過(guò)頻率域的線(xiàn)性運(yùn)算，產(chǎn)生具有同樣穩(wěn)定度和精確度的大量離散頻率的過(guò)程[1]?；诖嗽碇瞥傻念l率源為頻率合成器。

1.2 頻率合成技術(shù)的主要技術(shù)指標(biāo)

頻率合成器的性能需要一系列指標(biāo)來(lái)表征，但由于不同用途的合成器性能差異較大，故難以給出完整的指標(biāo)系列。這里只給出一些基本的技術(shù)指標(biāo)[2-3]：

1）頻率范圍 頻率合成器輸出最低頻率fomin，和輸出最高頻率fomax之間的變化范圍。也常用相對(duì)帶寬△f來(lái)衡量頻率范圍。

2）頻率分辨率 頻率合成器輸出的兩相鄰頻率點(diǎn)之間的間隔，不同用途的頻率合成器對(duì)頻率分辨率的要求相差很大。

3）頻率切換時(shí)間 從發(fā)出頻率切換的指令開(kāi)始，到頻率切換完成，并進(jìn)入允許的相位誤差范圍所需要的時(shí)間。它與頻率合成的方式密切相關(guān)。

4）諧波抑制和雜散抑制 諧波抑制是指載波整數(shù)倍頻率處單根譜線(xiàn)的功率與載波功率之比，而雜散抑制指與載波頻率成非諧波關(guān)系的離散譜功率與載波功率之比，它們表征了頻率源輸出譜的純度[4]頻率源中的諧波和雜散主要由頻率源中的非線(xiàn)性元件產(chǎn)生，也有頻率源內(nèi)外干擾的影響，還與頻率合成的方式有關(guān)。

5）頻率穩(wěn)定度 指在規(guī)定的時(shí)間間隔內(nèi)，頻率合成器輸出頻率偏離標(biāo)定值的數(shù)值，它分長(zhǎng)期、短期和瞬間穩(wěn)定度3種。

6）調(diào)制性能 指頻率合成器的輸出是否具有調(diào)幅（AM）、調(diào)頻（FM）和調(diào)相（PM）等功能。

2 設(shè)備的硬件組成

2.1 頻率合成設(shè)備組成

單片機(jī)與CDCE949的簡(jiǎn)單連接圖如圖1所示。利用單片機(jī)TWI的SCL、SDA兩根雙向總線(xiàn)與CDCE949按照 IIC總線(xiàn)協(xié)議進(jìn)行通信。單片機(jī)采用3.3 V供電，CDCE949用3.3 V和1.8 V供電，晶振源選用27 MHz，在制版布線(xiàn)過(guò)程中注意要盡量將晶振靠近芯片，這樣能夠保證芯片穩(wěn)定工作，輸出的頻率浮動(dòng)噪聲小。

2.2 Atmega128單片機(jī)簡(jiǎn)介

Atmega128單片機(jī)是一款基于AVR內(nèi)核的，采用RISC結(jié)構(gòu)的增強(qiáng)型低功耗CMOS 8位微控制器。它的大部分指令在一個(gè)時(shí)鐘周期內(nèi)完成，因此具有1 MIPS/MHz的數(shù)據(jù)吞吐率。其擁有優(yōu)化的功率消耗結(jié)構(gòu)，在功耗相對(duì)較少的情況下可以進(jìn)行復(fù)雜的處理[5]。

2.3 頻率合成器CDCE949

CDCE949是基于PLL模式的頻率合成芯片，它具有價(jià)格低廉、性能高、可靠性好等優(yōu)點(diǎn)，還有4組可編程的乘法器和除法器，可以能夠僅憑一個(gè)信號(hào)源產(chǎn)生9路輸出，而且每路輸出可以通過(guò)設(shè)置4組PLL在線(xiàn)編程，頻率高達(dá)230 MHz。

輸入信號(hào)可以是晶體時(shí)鐘輸入，或是LVCMOS時(shí)鐘信號(hào)。如果外接晶體時(shí)鐘信號(hào)加一負(fù)載電容在大多數(shù)應(yīng)用上都是很適合的，負(fù)載電容可以選擇0～20 pF。外接壓控振蕩器輸入調(diào)制信號(hào)，也可以輸出外部控制信號(hào)也就是脈寬調(diào)制信號(hào)。

3 軟件體系結(jié)構(gòu)

3.1 IIC總線(xiàn)接口概述

IIC總線(xiàn)是由數(shù)據(jù)線(xiàn)SDA和時(shí)鐘線(xiàn)SCL構(gòu)成的串行總線(xiàn)，可發(fā)送和接收數(shù)據(jù)。在CPU與被控IC之間、IC與IC之間進(jìn)行雙向傳送，最高傳送速率100 kbit/s。各種被控制電路均并聯(lián)在這條總線(xiàn)上，每個(gè)電路和模塊都有唯一的地址，在信息的傳輸過(guò)程中，IIC總線(xiàn)上并接的每一模塊電路既是主控器（或被控器），又是發(fā)送器（或接收器），這取決于它所要完成的功能。CPU發(fā)出的控制信號(hào)分為地址碼和控制量?jī)刹糠郑刂反a用來(lái)選地址，即接通需要控制的電路，確定控制的種類(lèi)；控制量決定該調(diào)整的類(lèi)別（比如對(duì)比度、亮度等）及需要調(diào)整的量。這樣，各控制電路雖然掛在同一條總線(xiàn)上，卻彼此獨(dú)立，互不相關(guān)。

IIC總線(xiàn)在傳送數(shù)據(jù)過(guò)程中共有3種類(lèi)型信號(hào)，分別是：開(kāi)始信號(hào)、結(jié)束信號(hào)和應(yīng)答信號(hào)。

1）開(kāi)始信號(hào) SCL為高電平時(shí)，SDA由高電平向低電平跳變，開(kāi)始傳送數(shù)據(jù)。

2）結(jié)束信號(hào) SCL為高電平時(shí)，SDA由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。

3）應(yīng)答信號(hào) 接收數(shù)據(jù)IC在接收到8位數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的IC發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。CPU向受控單元發(fā)出一個(gè)信號(hào)后，等待受控單元發(fā)出一個(gè)應(yīng)答信號(hào)，CPU接收到應(yīng)答信號(hào)后，根據(jù)實(shí)際情況作出是否繼續(xù)傳遞信號(hào)的判斷。若未收到應(yīng)答信號(hào)，則判斷為受控單元出現(xiàn)故障[6]。

3.2 CDCE949的控制指令格式

用IIC寫(xiě)設(shè)備的控制程序時(shí)，每個(gè)設(shè)備都有自己的指令格式，要嚴(yán)格按照其指令格式來(lái)進(jìn)行通訊。

常用的指令格式如圖2所示。

字節(jié)寫(xiě)程序指令格式如圖3所示。

字節(jié)讀程序指令格式如圖4所示。

3.3 控制寄存器值的計(jì)算

在給定輸入頻率fIN，CDCE949的輸出頻率fOUT可以通過(guò)下列公式計(jì)算

這里，M（1～511）和 N（1～4 095）是 PLL 乘法器/除法器的值；Pdiv（1～127）是輸出的分頻因子。

每個(gè)PLL輸出的目標(biāo)頻率fVCO可以通過(guò)下式計(jì)算：

當(dāng)PLL工作在小數(shù)的分頻時(shí)需要進(jìn)一步設(shè)置乘法器/除法器，P=4－int（）{如果 P＜0 則令 P=0}Q=int（，R=N′－MQ，這里，N′=N×2P；N≥M；80 MHz＜fVCO＞230 MHz，如果要求輸出的頻率值大于27 MHz小于80 MHz，可以將分頻因子設(shè)為2、3或是更大。

3.4 控制程序設(shè)計(jì)

程序流程圖如圖5所示，由于每次向CDCE949控制寄存器寫(xiě)的內(nèi)容并不是很多，采用單字節(jié)指令格式就足以將輸出的頻率按要求改變。

TWI在使用之前需要進(jìn)行初始化，設(shè)置波特率和分頻因子。

IIC開(kāi)始程序字段：

與受控設(shè)備進(jìn)行總線(xiàn)握手，成功的話(huà)就有應(yīng)答信號(hào)，在進(jìn)行下一步往設(shè)備里寫(xiě)入數(shù)據(jù)。

WriteByte（WR_949_ADDR）；//寫(xiě)入從 CDCE949 器件地址和寫(xiě)方式Wait（）；//等待應(yīng)答delay_1ms（10）；

成功將數(shù)據(jù)寫(xiě)入設(shè)備后釋放總線(xiàn)，以等待下一次通訊。將上述過(guò)程寫(xiě)成一函數(shù)unsigned int IIC_Write（unsigned char CommandCode,unsigned char DataByte）在主程序中進(jìn)行調(diào)用。用 I2C_Write（0x18|0x80，0x5A）；來(lái)設(shè)置 N、P、Q、R 的值，其中0x18為Y1口寄存器地址，0x5A為設(shè)置相應(yīng)頻率N的值。

4 結(jié)束語(yǔ)

經(jīng)過(guò)示波器觀察可以看到清晰的正弦波形，通過(guò)單片機(jī)改變CDCE949寄存器的內(nèi)容可以得到相應(yīng)頻率的波形。在80 MHz以下和90～230 MHz其FFT雜波很小，但是當(dāng)合成頻率在80～90 MHz范圍內(nèi)出現(xiàn)240 MHz的雜波。此現(xiàn)象暫時(shí)無(wú)法解釋?zhuān)Ｍ诮窈蟮难芯恐心軌蛘业皆颉?/p>

遠(yuǎn)程控制實(shí)現(xiàn)只需增加與單片機(jī)遠(yuǎn)程通信的模塊，如GSM模塊。單片機(jī)與GSM模塊的通訊已經(jīng)完成，在此就不加以陳述。本設(shè)備的研制為頻率源遠(yuǎn)程控制化提供了技術(shù)支持和實(shí)踐經(jīng)驗(yàn)。

[1]王秀杰，張疇先.模擬集成電路[M].西安：西北工業(yè)大學(xué)出版社，1996.

[2]張厥盛，曹麗娜.鎖相與頻率合成技術(shù)[M].成都：電子科技大學(xué)出版社，1995.

[3]劉光輝.并行DDS頻率源技術(shù)研究[D].成都：成都電子科技大學(xué)，2002.

[4]O'leary Pl,Maloberti F.A direct-digital synthesizer with improved spectral performance[J].IEEE Transactions on Communications，1991，9（7）：1046－1048.

[5]金鐘夫，杜剛，王群，等.AVR Atmega128單片機(jī)C語(yǔ)言設(shè)計(jì)與實(shí)踐[M].北京：北京航空航天大學(xué)出版社，2008.

[6]朱飛，楊平.AVR單片機(jī)C語(yǔ)言開(kāi)發(fā)入門(mén)與典型實(shí)例[M].北京：人民郵電出版社，2008.