基于FPGA的伺服驅動器分數分周比設計與實現

劉繼磊，孫 靜，王 冰，祝恒洋，俞 帥

(1.西北工業大學，陜西西安710129;2.西安微電機研究所，陜西西安710077;3.中船重工第704研究所，上海200031)

0 引 言

交流伺服電動機在各種數控系統中承擔著重要的執行任務。為了實現對伺服電機的精確位置控制，要求轉子的位置必須能夠被精確的檢測出來。增量式光電編碼器作為角位移或角速率測量傳感器，以其構造簡單、機械壽命長、易實現高分辨率等優點，在現代交流伺服系統中已被廣泛采用。在實際的工作中，增量式光電編碼器往往與電機同軸安裝，它輸出有A、B、Z三相信號，其中A相和B相相位相差90°，Z相為每轉只輸出一個脈沖，用于基準點的定位。在實際應用中，經常需要對A相、B相正交脈沖按照一定的比例，即分周比進行分頻。分頻的難點在于:無論設定分周比是整數還是分數，分頻后輸出的Div_A相和Div_B相脈沖仍然要保持正交或近似正交。本文以對1 024線分頻得到360線為例，提出一種基于FPGA的分數分周比實現方法。該方法采用硬件描述語言VHDL來實現，邏輯結構簡單，程序的可移植性強，易于擴展，具有很高的實用價值。

1 正交脈沖

增量式光電編碼器(又稱光電碼盤)發出的兩路脈沖是正交的，即兩路脈沖為相位相差90°的方波(A和B)，如圖1所示。其中，A、B兩相信號的脈沖數標志電機軸所轉過的角度，A、B之間的相位關系標志電機的轉向，即當A相超前B相90°時，標志電機正轉(圖1a);當B相超前A相90°時，標志電機反轉(圖1b)。

圖1 兩路脈沖為相位相差90°的方波

2 分數分頻原理

圖2 四倍頻信號S進行M的分數分頻流程圖

圖2中:S是兩相正交脈沖信號A和B的四倍頻以后的信號;clkoutQ是上一次對增量式光電編碼器的兩路正交脈沖A和B的四倍頻信號S進行分頻所得到的信號，tmp是分數分子部分的累加值，其取值范圍為0～2N的整數;進程1(下文中出現的process(s))是對兩相正交脈沖的四倍頻信號S進行M分頻和 (M+1)分頻;進程2(下文中出現的process(clkoutQ))是用來對具體何時進行哪種分頻進行判斷和控制;在硬件描述語言VHDL中，進程之間是并行執行的，即此處的進程1和進程2是并行執行的。

具體執行過程如下:(1)當系統時鐘信號clk的上升沿到來時，對兩相正交脈沖信號A和B的四倍頻信號S進行M分頻和 (M+1)分頻;與此同時，(2)當clkoutQ的上升沿到來時，tmp的值增加L(分子)，然后根據當前tmp值與N(分母)大小關系來判斷和控制信號S下一次是進行M分頻還是(M+1)分頻:(a)當tmp的取值大于N(分母)時，S進行(M+1)分頻，同時將tmp值減少N(分母)，然后再增加L(分子)，接著進行判斷和循環;(b)當tmp的取值小于N(分母)時，S進行M分頻，同時將tmp值增加L(分子)，接著進行判斷和循環。上述(1)和(2)兩過程是同時進行的。本文要采用此方法，實現兩相正交脈沖的的分頻。

3 分周比的原理及框圖

分周比是數控系統中一個很重要的概念，它是指伺服驅動器接收到來自伺服電動機軸上光電編碼器的脈沖量與實際反饋到上位計算機數字控制(CNC)系統上脈沖量的比，可以按照如下公式進行計算:

式中:K為分周比;M為絲杠螺距;L為脈沖當量;PG為光電編碼器線。國外的大部分伺服驅動裝置一般都具有分周比的功能。具有分周比功能的伺服系統結構圖如圖3所示。

圖3 帶有分周比功能的伺服系統結構圖

由于伺服驅動器反饋到計算機數字控制(CNC)系統的脈沖量一般采用正交脈沖序列，故分周比的實現比較困難，本文采用FPGA，通過硬件描述語言VHDL進行實現。分周比功能的具體實現結構如圖4所示。

圖4 分周比功能原理框圖

由圖4可以看出:分周比的實現需要3個功能模塊:四倍頻模塊、分頻模塊和正交序列生成模塊三部分。四倍頻模塊的輸入為兩路正交脈沖A和B，輸出為方向信號i(通常也被稱為鑒相信號)和四倍頻后的脈沖信號S。分頻模塊可實現對脈沖信號S的分頻(包括2分頻和3分頻等)，它內部是一個增減計數器，根據輸入的方向信號i進行增、減計數，正向計至設定的正閾值后輸出一個脈沖和正方向信號，負向計至設定的負閾值后輸出一個脈沖和負方向信號。當計數值在正負閾值之間時，即使電機方向發生變化，甚至抖動，輸出方向信號i都保持不變。正交序列生成模塊用輸入脈沖沿觸發內部狀態機進行狀態轉換，根據輸入的方向信號i判斷要跳轉的狀態，從而產生正交信號和方向信號。

4 分周比的FPGA實現及仿真

本文采用硬件描述語言VHDL進行模塊化程序設計。主要包括:四倍頻模塊，分頻模塊，正交序列生成模塊三部分。這里重點介紹分頻模塊和正交序列生成模塊。

四倍頻模塊:正交信號的四倍頻方法有多種，本文主要采用:當系統時鐘信號到來時，將兩路正交脈沖A和B分別與其相差一個時鐘周期的正交脈沖信號PA和PB進行異或，之后再相或，就可以得到四倍頻脈沖信號S。方向信號i可以通過改變A和B的狀態進行設置。

以上兩進程是并行執行的。

正交序列生成模塊:用輸入脈沖clkoutQ的上升沿觸發內部的狀態機進行狀態轉換，根據當前狀態和方向信號i，跳到下一個狀態。正交序列生成模塊狀態轉換如表1所示。

表1 正交序列生成模塊狀態轉換表

由表1可知:當方向信號i為正(i=1)時，按照10→11→01→00(一個周期)切換狀態，產生Div_A相超前Div_B相90°的正交脈沖序列，此時伺服電機正轉;當方向信號i為負(i=0)時，按照00→01→11→10(一個周期)切換狀態，產生Div_B相超前Div_A相90°的正交脈沖序列，此時伺服電機反轉。

在Xilinx的開發環境ISE9.1i下進行VHDL程序設計，經過編譯和分析綜合，完全正確之后，利用專業軟件ModelSim XE III 6.2c進行仿真，可以得到如圖5所示的實驗波形。

圖5 分周比整體仿真實驗波形

由圖5可以看出:兩相正交脈沖A和B經過四倍頻后產生信號S和方向信號i;對S信號進行分頻，即分頻，產生clkoutQ信號;用clkoutQ信號的上升沿觸發內部狀態機進行狀態轉換，最終產生比較理想的兩相正交脈沖序列Div_A和Div_B，并且其占空比仍為50%，完全能夠滿足全數字交流伺服系統的性能要求。

5 結 語

本文利用FPGA實現了伺服系統中分數分周比的功能，尤其是利用分周比的原理，通過編制VHDL程序，成功實現了兩相正交脈沖的1 024/360分頻，分頻后產生的兩相脈沖序列Div_A和Div_B完全正交，并且其占空比均為50%。在實際工作中，只要對程序進行修改，完全可以實現正交脈沖任意比例的分周比，具有較高的實際意義。

［1］張士雄，皮佑國.基于FPGA的伺服驅動器分周比設計與實現［J］.現代電子技術，2009，32(13):121－123.

［2］李海春.FPGA/CPLD在交流伺服系統中的應用［D］.武漢:華中科技大學，2008.

［3］蔣晶，蔣東方，高航.高可靠性增量式光電編碼器接口電路設計［J］.測控技術，2009(2):5－8.

［4］Galván E，Torralba A.ASIC implementation of a digital tachometer with high precision in a wide speed range［J］.IEEE Trans.Ind.Electron，1996，43(6):655－660.

［5］容文杰.一種基于EPROM的時序電路設計方法應用［J］.石家莊鐵道學院學報，1998，11(4):39－44.

［6］胡超，方剛，王耀.增量式位移傳感器信號的計算機檢測［J］.計量學報，1997，18(04):50－54.