數字化短波發射機功率反饋控制系統的設計與實現

崔浩貴,高 俊,屈曉旭

(海軍工程大學電子工程學院,武漢 430033)

1 引 言

隨著微電子技術的發展,以及數字信號處理器(DSP)和FPGA性能的提升,傳統的短波發射機正在朝著數字化方向發展。短波發射機的數字化能顯著提高設備的小型化、集成化和通用化,并能有效降低生產成本。在實際中,短波發射機的功放輸出功率并不穩定:一方面,由于溫度、電流等因素的影響,當短波發射機功放的輸出端通過天線調諧器連接天線時,要防止因反向功率過大而損壞天線調諧器和功放;另一方面,短波發射機發射的射頻頻段為2～30MHz,約有15倍頻程,短波功放在不同頻點上的輸出功率并不平坦[1]。在短波發射機的使用過程中,保持發射機發射功率的穩定性具有重要意義,尤其是在信道探測等特殊場合中。

為此,本文設計了一種功率反饋控制系統,該系統通過在功放輸出端采樣射頻信號進行功率的反饋控制,能保護發射機并保證其輸出功率的穩定性。

2 功率反饋控制系統的總體設計

數字化短波發射機功率反饋控制系統的總體設計框圖如圖1所示。

圖1 功率反饋控制系統總體設計框圖Fig.1 The design block diagram of power feedback control system

圖1中從音頻信號輸入到天線輸出部分是短波發射機的發射通路,音頻信號通過A/D采樣調制濾波、AGC、插值濾波、數字上變頻、D/A等模塊之后,再經過功放,最后通過天線發射出去。在發射通路中,增益控制系數β通過與基帶信號相乘控制發射機的發射功率,β的值由DSP計算得到。

圖中虛線框部分為功率反饋控制系統,主要由功率檢測單元和DSP單元組成,功率檢測單元實現功率采樣,DSP單元主要功能是功率計算和增益控制系數的計算。

3 功率檢測單元設計

功率檢測單元的主要功能是在功放輸出端采樣正向功率和反向功率,進行頻譜搬移和降低數據采樣率,最后將采樣率較低的正向功率和反向功率的I、Q值傳給DSP單元。功率檢測單元主要由射頻A/D采樣模塊、數字下變頻模塊和抽取濾波模塊組成,通過A/D芯片和FPGA電路實現,功率檢測單元的設計框圖如圖2所示。

圖2 功率檢測單元的設計框圖Fig.2 The design block diagram of power detection unit

3.1 射頻A/D采樣

從發射機功放輸出端耦合回來的正向功率和反向功率都是發射機發射的射頻信號,短波發射機射頻頻率為2～30MHz,所以對A/D器件的采樣速度有較高的要求,本系統采用的射頻 A/D芯片為AD9233,AD9233的采樣率設計為100MHz。

3.2 數字下變頻

AD9233采樣到射頻信號后將進入數字下變頻模塊進行頻譜搬移,將信號頻譜從短波射頻頻率搬移到基帶上。圖3是數字下變頻的原理框圖[2],數字下變頻NCO的頻率字由DSP給出,由于在發射機發射通路中數字上變頻的頻率字也是由DSP給出,這樣就保證了上變頻的頻率和下變頻頻率的一致性,從而實現準確的頻譜搬移。

圖3 數字下變頻原理框圖Fig.3 Block diagram of DDC

本系統中數字下變頻模塊由FPGA完成,采用NCO IP核產生離散的正弦波,NCO的頻率字由DSP給出,NCO的頻率字計算如下:

式中,fc為頻率字,f0為頻率,fclk=100MHz。

3.3 抽取濾波

經下變頻模塊出來的I、Q數據的采樣速率仍然為100MHz,為了能將此數據送入DSP處理,必須先對數據進行降采樣處理。抽取濾波器的作用是降低數據采樣率的同時濾除帶外的雜波分量,該模塊如圖4所示。

圖4 抽取濾波器Fig.4 Decimation filter

本系統的抽取濾波模塊采用CIC抽取濾波器和FIR抽取濾波器級聯的方法實現,CIC抽取濾波器實現256倍抽取濾波,FIR濾波器實現8倍的抽取濾波,最終將數據的采樣率從100MHz降到48.8kHz后送到DSP進行下一級的處理。

CIC抽取濾波器的零極點相消,只需要用加法器、積分器和寄存器就能實現,不需要乘法,在高速抽取中非常有效[3]。CIC濾波器由積分部分和梳狀濾波部分組成,CIC抽取濾波器由FPGA通過IP核實現。本設計中,CIC濾波器抽取256倍,將采樣率從100MHz降到390.625kHz。

FIR抽取濾波器抽取8倍,將采樣率降到48.8kHz后將數據傳給DSP進行下一步的處理,FIR濾波器采用分布式算法[4]。分布式算法可以減小硬件規模,提高電路的執行速度。FIR抽取濾波器也在FPGA中用IP核實現。

4 DSP單元算法設計

4.1 功率計算

駐波比是常用的射頻技術參數,是衡量天饋效率的重要指標,當發射機與天線完全匹配時,兩者的電阻分量相同,感抗分量相互抵消,此時反向功率為0,駐波比為1,即當駐波比等于1時,發射機的能量能最有效地傳到天線上去。在實際中駐波比并不時時都為1,因此要根據駐波比控制發射機的發射功率,防止功放因反向功率過大而燒壞,在駐波比較大時要對電路重新調諧。

DSP在接收到功率檢測單元送來的速率為48.8kHz的I、Q數據之后,首先要將此I、Q數據計算成功率的電平值,功率的電平值的計算公式為

式中,m表示功率的電平值。

計算得到的正向功率電平值mf和反向功率電平值mr用于增益控制單元的輸入信號和電壓駐波比的計算。電壓駐波比的計算公式為[5]

DSP功率計算單元主要實現駐波比和正、反向功率的計算,DSP功率計算的算法流程如圖5所示。

圖5 DSP功率計算算法Fig.5 Power calculation in DSP

4.2 增益控制

DSP增益控制模塊能實時地根據功率計算單元得到的駐波比和正、反向功率電平值調節功放的輸出,以防止因反向功率過大而損壞天線調諧器和功放,保持發射機發射功率的穩定性。增益控制模塊通過改變增益控制系數 β來實現對發射機發射功率的控制。

在增益控制算法中,首先要根據駐波比的大小進行增益控制,防止因反向功率過大而燒壞功放;其次,為了使功放的輸出穩定在期望值,還要根據正向功率值進行增益控制。假設通過駐波比增益控制得到的系數為α,通過正向功率增益控制得到的系數為 γ,最后DSP輸出給發射機發射通路的增益控制系數β為這兩項的乘積,即:

4.2.1 駐波比增益控制

在實際控制過程中,當正向功率較大時,若反向功率也較大,表示此時功放和天線調諧失調,應迅速降低增益,使功放輸出幅度減小;若反向功率較小則適當降低增益值。當正向功率較小時,若反向功率較大,則保持增益值不變;若反向功率較小,則逐漸提高增益值,使功放輸出幅度恢復到理想值。

駐波比增益控制算法在駐波比較大時降低功放的輸出幅度,駐波比對應的增益值算法如圖6所示。

圖6 駐波比對應的增益值算法Fig.6 Gain calculation corresponding to standing wave ratio

DSP中的駐波比增益控制程序流程如圖7所示。

圖7 駐波比增益控制程序流程Fig.7 Processing flow chart of gain control to standing wave ratio

4.2.2 正向功率增益控制

為了保持短波發射機發射功率的恒定,在根據駐波比調節發射機增益之后,還要根據正向功率的電壓值來調整發射機增益。假設當發射機發射功率為1 kW時對應的正向功率對數形式的理想值為mi,將發射端反饋的正向功率mf轉換成對數值mfdB,定義mf與理想值mi的差值mΔ為

通過比較采樣回來的正向功率值mfdB和理想值mi的差值mΔ的大小,可以得到正向功率的增益控制系數 γ,當差值mΔ過大時,表示功放的輸出過大,要減小 γ,γ的減小過程是漸進的,需要計時器來實現;當差值mΔ過小時,表示功放的輸出過小,要增大 γ;當差值mΔ在合理范圍內時,無需調整γ。根據反饋的正向功率值進行增益控制得到增益因子 γ的程序流程如圖8所示。

圖8 正向功率增益調整流程圖Fig.8 Gain adjusting flow chart by the forward power

5 結束語

本文設計和實現了數字化短波發射機的功率反饋控制系統,詳細分析了功率反饋控制系統中各模塊的信號流程和算法。功率反饋控制系統在功放輸出端直接采樣射頻信號[6],通過FPGA和DSP來實現,易于移植,可以用于不同的數字化短波電臺。

本文設計的功率反饋控制系統在國內某廠生產的數字化短波發射機上進行了試驗,實測結果表明該系統能使功放的輸出功率穩定在期望值的±0.25dB范圍內,并且能有效防止因功率過沖燒毀功放。功率反饋控制系統提升了數字化短波發射機的性能,在保護功放的同時保證了發射機發射功率的穩定性,是數字化短波發射機的必要組成部分。

[1] 龍劍飛,曹燕,寧更新.基于零中頻的短波發射機DSP單元的設計與研究[J].科學技術與工程,2009,9(7):1706-1711.LONG Jian-fei,CAO Yan,NING Geng-xin.Design of High Frequency Transmitters DSP Unit Basedon Zero-intermediate Frequency Technology[J].Science Technology and Engineering,2009,9(7):1706-1711.(in Chinese)

[2] Girau G,Martina M,Molino A,et al.FPGA digital down converter IP for SDR terminals[C]//Proceeding of the Thirty-Sixth Asilomar Conference on Signals,Systems and Computers.Pacific Groove,USA:IEEE,2002:1010-1014.

[3] Jovanovic Dolecek,Mitra S K.Simple method for compensation of CIC decimation filter[J].Electronics Letters,2008,44(19):1162-1163.

[4] 陳亦歐,李廣軍.采用分布式算法的高速FIR濾波器ASIC設計[J].微電子學,2007,37(1):144-146.CHEN Yi-ou,LI Guang-jun.Design of a High Speed FIR Filter ASIC Using Distributed Arithmetic[J].Microelectronics,2007,37(1):144-146.(in Chinese)

[5] Carbonini L,Manara A.A procedure to evaluate the output VSWR of high power amplifier[C]//Proceeding of1998 IEEE International Symposium on Electromagnetic Compatibility.Gaithersburg,USA:IEEE,1998:241-244.

[6] 李忠琦,凌翔,胡劍浩.軟件無線電構架研究[J].電信科學,2007(7):73-78.LI Zhong-qi,LING Xiang,HU Jian-hao.Introduction of the Ar chitecture of Software Radio[J].Telecommunications Science,2007(7):73-78.(in Chinese)