優(yōu)化FIR數(shù)字濾波器的FPGA實現(xiàn)
2011-04-12 00:00:00鄒興宇程樹英
現(xiàn)代電子技術(shù) 2011年6期
摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進行改良。考慮到FPGA的實現(xiàn)特點，研究并設(shè)計了采用RadiX－2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)計中。濾波器的系數(shù)由Matlab設(shè)計產(chǎn)生。仿真和綜合結(jié)果表明，Booth算法乘法器和CSA算法加法器樹，在滿足FIR數(shù)字濾波器的性能要求的同時，在電路實現(xiàn)面積上、尤其是速度上有明顯的優(yōu)化；并且當數(shù)據(jù)量越多時，優(yōu)化也越明顯。
關(guān)鍵詞：Matlab；Booch算法；CSA算法；ISE
中圖分類號：TN919—34 文獻標識碼：A 文章編號：1004—373x(2011)06—0151—03
