基于AD6652數字下變頻模塊的實現

陳思瑤，田克純，魏 鏡，閆江濤

（桂林電子科技大學 信息與通信學院，廣西 桂林 541004）

0 引言

軟件無線電在現代通信中占據了重要地位，數字下變頻模塊是采用軟件無線電的數字接收機的重要組成部分[1]。數字下變頻器（Digital Down Converter，DDC）主要是用軟件來控制其載波頻率、抽取和濾波的參數設置，以適應不同頻段、制式的信號。DDC技術已成為數字接收機的重要組成部分。

AD6652是Analog Devices公司推出的新型ADC器件，具有精度高、轉換速度快等特點，是當前用于中頻數字處理的優選器件。筆者對DDC模塊參數計算及配置進行了研究，實現了基于軟件無線電平臺的多通道數字接收機模塊，并介紹了該模塊及其軟硬件的設計方法。

1 系統設計框架

接收機結構如圖1所示，采用寬中頻數字化采樣結構，具有良好的波形適應性、信號帶寬靈活性和可擴展性。圖1中，通過控制電路對AD6652進行配置，完成下變頻后將I，Q兩路基帶信號給DSP處理。本設計的關鍵在于采用AD6652將寬中頻的信號中所需信號頻點直接變頻至基帶，一方面將包含所有信道的寬帶信號進行分離，將所需的窄帶信號搬移至基帶并提取出來；另一方面，對于分離后的窄帶信號，采用抽取濾波的方法在保證頻譜不混疊的情況下降低數據率。

2 AD6652工作原理

AD6652是Analog公司的高速AD＆DDC器件，芯片由兩部分組成：前端由兩個獨立的A/D通道組成，每個A/D通道的采樣率高達65 MS/s，采樣位數為12位。采用差分輸入的結構支持電壓峰－峰值1～2 V的輸入信號。DDC為矩陣輸入，輸入靈活，減少交叉連接產生的寄生信號，同時可以根據應用的不同在抽取濾波后進行多相合并，增加帶寬。后端有AGC功能，適合ADC的帶寬輸入信號經過DDC后的增益調整。

在AD6652的應用中，難點在于AD6652的設置，其編程模型如圖2所示。圖2中，LA[7：0]和LB[7：0]是link口輸出，可直接與DSP相連；PA[7：0]與PA[15：8]是A口16位并口輸出，PB[7：0]與PB[15：8]是B口16位并口輸出；A[2：0]是AD6652的地址總線，D[7：0]是AD6652與微處理器的連接控制口，AD6652內部的全部控制字由這個接口寫入。

每一次對輸入端口控制寄存器組、處理信道控制寄存器組、輸出端口控制寄存器組的訪問，都需要先通過地址總線A[2：0]選擇需要設置的外部地址寄存器，然后使用微處理口D[7：0]選擇需要訪問的寄存器組以及需要訪問的寄存器地址寫入控制寄存器的外部地址寄存器組，告訴控制寄存器的外部地址寄存器組接下來的傳送控制字的目的地。

3 硬件設計

硬件設計主要是AD6652與控制器和DSP的接口設計，以及AD6652的硬件設計，如圖3所示。控制器通過A（2：0）、D（7：0）并口來完成對AD6652的參數設置。中頻信號通過差分輸入給AD6652進行模數變換和下變頻處理，處理后的I，Q兩路基帶信號通過串口輸出給DSP處理。如果要使兩個口能夠正確通信，關鍵是要保持它們之間的同步，否則會造成數據丟失。設計時在DSP內產生數據的幀同步信號直接與AD6652的串口的幀同步信號SYNC相連，這樣就能很好地解決它們之間的同步問題[2]。

AD6652具有并行數據和link口多種輸出方式，可以與大多數標準的接口相連接。它具有極其強大的功能，可以將其應用于多載波、多模式數字接收機：GSM，EDGE，AMPS，PHS，UMTS，WCDMA，CDMA－ONE，TD－SCDMA，IS95，IS136，CDMA2000，IMT－2000，軟件無線電，智能天線系統，I/Q解調系統，寬帶數據應用，儀器測試設備等。

4 軟件設計

4.1 數控振蕩器（NCO）頻率參數的設置

式中：f是期望NCO輸出的頻率，CLK是AD6652的DDC部分的工作主時鐘。由f=24 MHz，CLK=60 MHz，算得NCO頻率控制字為01100110011001100110011001100110。

4.2 抽取濾波器組參數設置

每路通道抽取濾波器組包括rCIC2濾波器組，CIC5濾波器組，RCF濾波器組。rCIC2濾波器在NCO之后，通過設置抽取和插值寄存器之間的比值來降低數據率。CIC濾波器旁瓣抑制的獲得是通過多級CIC濾波器級聯來完成。多級CIC濾波器級聯可以獲得旁瓣抑制的改善，但引入增益以抽取因子D冪次方的形式增大，為了不影響后續的處理（增益過大使得幅度值溢出），AD6652的rCIC2部分集成了rCIC2增益規模比例因子，將抽取后的數據流進行適合的衰減。CIC5繼rCIC2之后進一步降低數據率，CIC5和rCIC2有著相同的工作原理。ADC采樣后的數據經過這兩部分的處理，可以得到需要的下變頻，而且幅度值保持在合理的范圍內，這樣使后面的自動增益AGC部分可以旁路掉。現在有一點不足的地方是，信號沒有經過高性能的濾波器，帶寬沒有控制在所需信號帶寬內，需要從已經降速的信號中濾出感興趣的信號。所以在AD6652內部集成了一個可用Matlab設計的RCF濾波器。

根據系統的設計要求，先設定ADC采樣速率為60 MHz，經過抽取濾波器輸出的數據率為187.5 kHz，輸出帶寬為25 kHz。參考AD6652使用手冊可計算得：rCIC2的參數為插值率L=1、抽取率M=16、比例因子S=8，CIC5的參數為插值率L=1、抽取率M=20、比例因子S=17，RCF的wpass=0.14、wstop=0.21、astop取80 dB，通過Mat?lab計算得到73個濾波器系數，將上述得到的濾波器參數分別寫入AD6652的內部寄存器。

4.3 AD6652初始化

AD6652初始化流程圖如圖4所示[3]。

5 小結

介紹了可編程DDC芯片AD6652的編程方法以及關鍵參數的設計，完成了工作量最大而繁瑣的部分。該模塊可運用于2～30 MHz的多制式多頻點的短波通信中，可以接收信號并輸出直接變成數字基帶，為通信中的后續數字信號處理做了必不可少的準備。該系統還存在缺陷，由于移動信道的復多徑效應，從而使得接收信號出現衰落現象，可通過分集合并技術來解決。

[1] 李琳，張爾揚.軟件無線電技術研究[J].電視技術，2000，24（5）：47－48.

[2]Analog Devices Inc..AD6652 reference[G].2004.

[3] 姜宇柏，游思晴.軟件無線電原理與工程應用[M].北京：機械工程出版社，2006.

陳思瑤（1987-），碩士研究生，主要從事無線通信系統和移動通信系統的研究；

田克純（1950-），教授，碩士生導師，主要從事無線通信系統和移動通信系統的研究。