一種實用的中頻數字收發設計的探討

趙健敏

（中國聯合網絡通信有限公司佛山市分公司，廣東 佛山 528000)）

前言：

分布式基站采用射頻拉遠技術，將基站的基帶單元（BBU）和射頻拉遠單元（RRU）分離，分別作為單獨的部分。與傳統一體化基站相比，分布式基站具有配置靈活、工程建設方便和環境適應性強等優點。通用公共無線接口（CPRI）聯盟是一個工業合作組織，致力于從事無線基站內部無線設備控制中心及無線設備之間主要接口規范的制定工作。CPRI規范重點放在硬件依賴層（物理層和數據鏈路層）的點對點鏈路端口上，定義了數字基帶信號的傳輸格式，對RRU的遠端維護等功能作了定義。下面主要介紹基于CPRI接口的RRU中頻數字收發的原理和工程實現。

1 、RRU的工作原理

RRU主要負責無線信號的射頻與中頻處理，其內部原理框圖如圖1所示。本文主要介紹RRU中頻數字收發，關于混頻器、低噪放以及功放等模擬部分不做過多介紹，縮略為圖1中左側的RRU中射頻部分。受現有器件水平的限制，RRU數字化是在中頻上完成的。

天線收到的射頻信號經過前端處理后變為中頻信號，送給ADC進行模數轉換，在FPGA內完成數字下變頻（DDC）操作而得到基帶I/Q數據，再將數據按照CPRI協議進行組幀，經光模塊變換為光信號送給BBU。發送時，RRU從BBU處接收光信號，經光模塊光電轉換和FPGA解CPRI幀后得到基帶I/Q信號，基帶信號經過數字上變頻（DUC）和D/A變換后，變成中頻模擬信號。最后變換為射頻信號從天線發射出去。

圖1 RRU原理框圖

2 、硬件電路設計

RRU中頻數字收發的硬件電路設計以FPGA為核心，通過光收發模塊完成與BBU之間的數據通信，以ADC和DAC為橋梁來完成與RRU中射頻部分的數據交換。時鐘去抖和PLL模塊接收FPGA送來的光纖恢復時鐘，經過降抖動處理和鎖相倍頻后送給ADC和DAC作為采樣時鐘，同時送給中射頻單元作為本振信號。

選用采樣率為210MSPS的高速ADC，滿刻度差分輸入為2Vp-p，分辨率為14bit，LVDS和CMOS兩種輸出電平可選?？紤]到輸出信號的回流以及干擾/抗干擾性，本設計中采用LVDS輸出電平。DUC/DAC采用一種1GSPS的正交數字上變頻器，通過SPI串口配置，可以在其內完成內插、濾波和正交變換等DUC操作，為FPGA省去了這些高速率的信號處理工作，降低了FPGA的資源和功耗。

時鐘去抖和PLL模塊主要由時鐘同步器件、時鐘合成器件以及高穩定度晶振等組成。時鐘同步器件的核心部分為一個由數字鑒相器、數字環路濾波器以及DDS/DAC等構成的數字鎖相環電路。DUC/DAC的輸出時鐘經過濾波分頻后反饋至數字鑒相器輸入端與參考輸入時鐘比較相位，相位誤差經數字濾波后轉變為DDS控制字來產生新的輸出，這就形成了一個鎖相環回路。鎖相環鎖定后，時鐘同步器件的輸出時鐘與參考輸入時鐘同相，同時輸出時鐘又是DDS產生的，而DDS的主時鐘為高穩晶振，故輸出時鐘的相噪很低。可以看出，時鐘同步器件對參考輸入時鐘進行了凈化處理。時鐘合成器件采用低相噪的鎖相環（PLL）芯片，具有多路LVPECL、LVDS和CMOS電平輸出，附加抖動為275fs。

本設計中，FPGA的GXB模塊（吉比特收發器）從BBU送來的光纖數據流中恢復出接收時鐘，此接收時鐘抖動和相噪較大，需送給時鐘同步器件的參考輸入端作凈化處理。時鐘同步器件將凈化后的輸出時鐘送給時鐘合成器件作鎖相倍頻、分頻和扇出處理后，給ADC/DAC作采樣時鐘以及中射頻單元作本振時鐘。可以看出，RRU上的處理時鐘都是源于BBU的光纖數據流，而此數據流是與BBU的處理時鐘同步的，故RRU與BBU構成的整個無線收發系統的時鐘完全同步。

3 、FPGA軟件設計

3.1 CPRI接口的FPGA實現

CPRI接口程序框架如圖2所示。CPRI成幀模塊對控制管理數據進行預成幀處理，將控制字等信息插入到超幀中的對應位置，同時將DDC送來的I/Q數據交織插入到超幀的數據容器（AxC）中以完成CPRI成幀操作。GXB模塊是整個CPRI接口的核心模塊，主要完成高速串行數據的收發，內置8b/10b編解碼、串并/并串轉換以及恢復時鐘等模塊。GXB模塊將CPRI成幀模塊送來的數據進行對齊、編碼和并串轉換操作，再通過光模塊將數據給BBU；另一方面GXB模塊將光電轉換后的BBU數據進行串并轉換、解碼和緩沖處理，恢復出CPRI信息給定時控制模塊。定時控制模塊用來將GXB收發模塊送來的數據劃分為超幀和基本幀。在超幀和基本幀等CPRI幀結構被劃分好之后，就可以進行I/Q數據解幀、控制字提取和CPRI協商與告警生成等操作。解幀后的I/Q數據流送給DUC芯片，解幀得到的控制字用以完成射頻控制，解幀還可以得到CPRI協商狀態和告警指示信息。

圖2 CPRI接口程序框圖

3.2 DDC的FPGA實現

ADC采樣后的數據分別與數控振蕩器（NCO）的余弦和正弦輸出相乘，再分別經過半帶濾波器（HBF）和有限沖擊響應濾波器（FIR）進行抽取和濾波操作，得到I支路和Q支路數據。DAGC模塊對I/Q數據進行求模取平均等操作，得到I/Q數據流的平均幅度，以指導截位模塊對I/Q數據進行截位，使功率電平處在一個固定的區間內，再送給CPRI接口進行成幀處理。

3.3 DAC和時鐘同步器件的串口編程

通過FPGA對DUC/DAC芯片進行串口編程，使其工作在正交調制模式。將內插倍數和頻率控制字等配置到芯片寄存器內，就完成了一個DUC/DAC系統的構建。時鐘同步器件的串口編程時需要遵循以下步驟：先配置成單音和開環模式，否則在正確配置之前器件就開始鎖定環路；監視參考有效指示信號，如果有效則清除單音模式并且閉合環路；開啟自動保持模式使器件不受參考輸入上的干擾所影響。

4 、測試結果

誤碼測試：RRU和BBU之間通過光纖互發遞增的IQ數據序列，測得光纖傳輸誤碼率小于10-12。ADC測試：采樣率為122.88MHz，中頻信號為90MHz/10dBm，測得SNR≈66dB，SFDR>70dB。DAC測試：輸出90MHz單點頻信號，濾掉鏡像和諧波后測得SFDR>75dB。時鐘去抖和PLL模塊測試：將時鐘去抖和PLL模塊的輸出時鐘和光纖恢復時鐘分別作為循環計數模塊的時鐘，長時間比較循環計數模塊的計數差，未發現有變化，表明同步功能正常。

結語：RRU中頻數字收發以軟件無線電基本理論為依據，以FPGA為基本實現平臺，以CPRI協議為標準對外接口，完成中頻模擬信號的數字收發和基帶數據的光纖傳輸。采用時鐘凈化電路來降低光纖恢復時鐘的抖動，以產生與BBU鎖相且相位噪聲低的RRU時鐘源，從而達到全系統時鐘同步。本RRU中頻數字收發系統通用性和可擴展性強，可廣泛地用在各種基站中。

[1]王彥、倪琰、蔣偉、朱曉維，3G數字基站射頻拉遠CPRI規范的實現[J].移動通信，2007，Z1：105-107.

[2]CPRI Specification V4.0[S].2008-6-30.

[3]黎黎、利民、驚宇，D-SCDMA分布式基站射頻拉遠模塊的研究和設計[J].浙江工業大學學報，2008，36：166-168.