基于FPGA的Viterbi算法改進及其實現
2011-12-30 07:47:08朱磊基汪涵施玉松邢濤王營冠
現代電子技術 2011年15期
關鍵詞：改進
朱磊基 汪涵 施玉松 邢濤 王營冠
摘 要：為了在不改變譯碼效果的條件下，達到提高譯碼器的譯碼速度的目的，對傳統的Viterbi算法的實現方法提出了兩點改進：簡化分支度量計算和復用加比選單元分組。FPGA實現以后顯示，在獲得同等譯碼性能的條件下，新的實現結構比改進前僅僅多耗費了可以忽略的資源，卻可以達到接近原結構3倍的吞吐量和接近2倍的最大系統工作頻率。
關鍵詞：Viterbi; 改進; 吞吐量; 最大工作頻率
中圖分類號：TN957.52-34 文獻標識碼：A 文章編號：1004-373X(2011)15-0082-03
猜你喜歡
電腦知識與技術(2016年24期)2016-11-14 01:49:16
文理導航(2016年30期)2016-11-12 15:19:07
經營者(2016年12期)2016-10-21 09:36:17
現代經濟信息(2016年19期)2016-10-20 15:44:35
中國科技博覽(2016年18期)2016-10-19 07:16:43
商(2016年27期)2016-10-17 06:57:20
商(2016年27期)2016-10-17 05:02:12
大學教育(2016年9期)2016-10-09 08:09:53
科技視界(2016年20期)2016-09-29 13:36:14
企業導報(2016年8期)2016-05-31 18:48:53
