VLANVLANoPDH網橋芯片中的設計實現

摘要：本文介紹了如何采用VLAN(Virtual Local Area Network)技術實現EoPDH(Ethernet over PDH)網橋芯片中的業務匯聚功能以及多路以太網共享一個信道傳輸的功能。討論了VLAN技術的工作原理，提出了實現方案，并介紹了主要模塊的電路設計，通過FPGA驗證了設計的可行性。

關鍵詞：以太網；E1；VLAN；PDH；EopDH

VLAN介紹

IEEE于1999年頒布了802，1Q標準，即VLAN協議，規定了VLAN的國際標準實現，從而使得不同廠商之間的VLAN互通成為可能。標準以太網幀和VLAN幀結構如l所示。

與標準的以太網幀頭相比，VLAN報文格式在源地址后增加了一個4字節的VLAN標簽。

TPID(Tag Protocol Identifier)：16比特，是IEEE定義的新的類型，表明這是一個加了802.1Q標簽的幀。TPID取固定值0x8100。

Priority：3比特，它指明了該幀的優先級。一共有8種優先級，0～7。

CFI(Canonical Format Indicator)：1比特，當它為O時表示是規范格式，為1時表示是非規范格式幀。

VLAN Identifier(VLAN IDl：12比特，用來表示VLAN的ID標識，一共可有4096個。每個支持802.1Q協議的交換機發出來的數據包中都會包含這個字段，用來指明這個包屬于哪一個VLAN。

EOPDH網橋芯片構介紹

本EopDH網橋芯片是為實現多通道以太網映射到PDH而設計的EOPDH匯聚式網橋芯片。它提供4個以太網接口，每路以太網可通過VLAN劃分到片內63路完全隔離的VCG通道，每個通道經GFP封裝后又可以根據帶寬需求映射到1～16路E1。以該芯片為核心，配以少量的外圍元器件即可實現具有匯聚功能的多路以太網到多略E1轉換器。芯片的內部結構設計如圖1所示。

從圖1中可知，VLAN的收發處理在以太網接口模塊和GFP封裝／解封裝模塊之間完成。在發送方向，從MAC口來的以太網幀經過以太網接收器后提取出相關的VLAN信息及并將以太網凈荷數據合并成字節數據流送給VLAN發送模塊。VLAN發送模塊根據相關要求插入VLAN標簽或刪除VLAN標簽，將以太網數據分發到63個VCG后進行GFP封裝。之后，將VCG數據送給VCAT／LCAS協議發送模塊，此模塊根據ITU－TG.7042－Y1305鏈路容量自動調整(LCAS)協議和ITU－TG.7043[3]準同步數字體系虛級聯(VCAT)協議處理數據后再進行El成幀。最后發送到E1線路上去。在接收方向，從El線路來的數據經El解幀后送給VCAT／LCAS模塊，恢復出的VCG數據經過GFP解幀后到VLAN接收模塊處理。此模塊根據接收VLAN相關要求插入VLAN標簽或刪除VLAN標簽，將恢復出的以太網數據通過以太網發送器發到以太網上。

VLAN模塊設計

VLAN模塊的設計分為收發兩部分。收發功能獨立、可分別進行寄存器配置。其發送部分的電路框圖如圖2所示。

在發送方向上，設計一個發送VLAN表格，如表1所示，所有的發送VLAN操作都以這個表為核心進行。發送VLAN表格包含63個VLAN的匹配信息以及VLAN的刪除、插入控制信息和VCG的分配信息。因為要支持4個以太網口到63個VLAN的交叉處理，需要一個專門的調度模塊來調度VLAN表格，協調各個操作。使用以太網端口的PORTID和從以太網幀數據幀提取出VLAN信息來索引此表格，如7VLAN表格中的VLAN配置和以太網中提取的VLAN TAG一致，則說明此以太網幀的VLAN匹配。不匹配的幀將被

丟棄，對于匹配的幀進一步處理，如果配置為VLAN刪除，則由發送VLAN刪除電路將以太網幀中的VLAN TAG刪除：如果配置為添加VLAN，則由發送VLAN添加電路根據寄存器配置在數據幀中原VLANTAG前或原VLAN TAG后再插入一級VLAN，形成二級VLAN。經過VLAN處理的數據幀按配置的VCG映射關系放到外部SDRAM中緩存。因為以太網數據的突發性所以需要為以太網來的數據幀提供一個海量存儲器。以防止以太網數據的丟失。外部的SDRAM就充當了這個海量存儲器的作用。

在發送方向上，如果要實現多路以太網數據共享一個信道傳輸，需要將上述表格中的VCG assign分配成相同的值即可。這樣經過VLAN處理后的以太網幀就會被映射到同一個VCG組中，通過GFP封裝后從E1發出。

VLAN接收部分電路結構和發送部分類似。在接收方向上，也需要設計一個接收VLAN表格，如表2所示。接收所有操作圍繞接收VLAN表格進行，這個表格包含63個VCG的VLAN配置信息及是否要進行VLAN刪除、插入的控制信息和MAC端口對應信息。VCG數據經過GFP解封裝后從數據中提取出VLAN信息，使用此VLAN信息索引接O＆VLAN表格。如果表格中的VLAN配置和提取出的VLAN信息一致，則說明VLAN匹配。不匹配的幀被丟棄，匹配的幀進一步處理，如果配置為刪除，則將收到包中的VLAN TAG刪除：如果配置為添加則在原包中的VLAN TAG前或后插入新的VLAN TAG，形成二級VLAN，和發送方向完全類似。經過VLAN處理的包按MAC映射關系存入外部的SDRAM緩存。等到SDRAM中有完整的包后，以太網發送器將數據幀取出通過MAC接口發送。

在接收方向上，如果要實現多業務流的匯聚功能，需要將表格中需要匯聚業務流VLAN對應的MACport_assign配置成相同。這樣從El來的多個VCG業務流就可以匯聚到一個MAC口上發送。

電路設計、仿真及FPGA實現

本設計模塊作為BoPDH網橋芯片的一部分，根據模塊功能定義進行了功能細分。采用高級描述語言VerilogL41來進行代碼設計，輸入工具采用圖形化設計工具Summit。仿真工具采用NC－Verilog，綜合布線軟件采用的是Xilinx公司提供的Xilinx ISEDesign Sure 12.4。

系統仿真時，編寫以太網發生器模型，產生連續帶VLAN的以太網幀送給MAc接口，經過芯片發送電路處理后從El側將信號環回。環回的數據經接收電路處理后從以太網口恢復出以太網幀。發送方向插入VLAN后形成兩級VLAN的仿真波形截圖如圖3所示。數據從E1接收回來從兩級VLAN中刪除一級VLAN的仿真波形截圖如圖4所示。

從圖3可以看到，以太網幀原數據幀中的VLAN信息為0x8i000000，插入的VLAN也為0x81000000。在具體應用中這個插入的VLAN信息可以根據具體應用由寄存器來設置。

從圖4可以看到，經過發送VLAN電路插入形成的兩級VLAN被刪除掉了一級，只剩下了原測試激勵中的VLAN標簽。從仿真結果來看，VLAN模塊完成了所設計的功能。

最后，將整個芯片在xiIinxSpartan-6的XA6SLX45-3 FGG484上進行FPGA驗證。經過FPGA驗證、實現了802，1Q標準要求的VLAN功能，電路可工作在100Mhz。