SILC效應機理及其對Flash Memory的影響

摘 要:隨著柵氧化層的減薄，應力感應的薄柵氧化層漏電特性目前已經成為MOS器件的主要可靠性因素。本文對SILC效應的導電機制和組成成分作了簡要論述，并重點研究了Flash Memory中的SILC效應。

關鍵詞:應力感應泄漏電流MOSFET柵氧化層

中圖分類號:TN386文獻標識碼:A文章編號:1674-098X(2011)06(b)-0105-03

隨著MOS器件柵氧厚度的不斷減小和工作電壓的非等比例下降，超薄柵氧(<10nm)的可靠性變得愈發重要，因為此時產生的高的柵氧化層電場很容易導致陷阱的產生與氧化層的擊穿[1]。這些陷阱將嚴重影響柵氧特性，并導致器件特性參數的退化。同時應力后產生的陷阱將會使得柵泄漏電流增大。這種在MOS器件中由于稱為SILC(Stress Induced Leakage Current)，即應力感應泄漏電流[2]。這種泄漏電流隨著氧化層厚度的減小而增加，已經成為非揮發性存儲器等比例縮小的一種限制因素。

1 SILC導電機制

1982年就出現了對高場應力后的薄柵氧MOS電容器進行低場柵泄漏電流研究的報道[3]。二十余年來，人們已經對其進行了廣泛研究并積累了大量的實驗與理論分析，為理解SILC的物理機制提供了基礎[4]。但迄今為止，一方面由于實驗條件的限制，另一方面由于一些理論問題的懸而未解，所以關于SILC機理研究還有很多方面未能被人們掌握。在SILC的研究過程中，人們提出了多種相關模型與陷阱產生機制。陷阱輔助隧穿和氧化層正俘獲電荷的輔助隧穿模型是最為流行和被人們采用的模型。

1.1 正電荷輔助隧穿模型

Teramoto等人認為FN應力感應的額外泄漏電流是由高能電子產生的空穴注入氧化層而引起的。圖1是FN應力過程中NMOS器件載流子傳輸示意圖。應力過程中，陰極導帶電子在強電場作用下隧穿進入SiO2導帶，在SiO2導帶中不斷加速并獲取動能，從而成為高能電子。高能電子沿著SiO2導帶進入陽極導帶，高能電子在陽極和晶格碰撞產生電子空穴對。所產生的空穴在強電場作用下又反隧穿進入SiO2價帶，其中一部分空穴陷入氧化層而成為陷阱正電荷。陷阱正電荷會使得氧化層內局部場強增強，場強的增大使得電子隧穿幾率增加而產生額外泄漏柵電流，形成SILC，如圖2所示。Matsukawa[6]等進一步證實了可以通過熱電子注入和紫外輻射方法減少氧化層陷阱正電荷所導致的泄漏電流。

1.2 陷阱輔助隧穿模型

Dumin和Rico認為SILC的起因是陷阱輔助隧穿。他們認為高壓應力下，氧化層內部和界面將會有陷阱產生。陷阱分布于氧化層內部，陷阱的存在成為過渡能級。電子從陰極導帶隧穿入陷阱能級，進而又從該陷阱能級隧穿到陽極導帶，陷阱輔助電子隧穿從而產生SILC。陷阱密度較高的區域，其額外泄漏電流就越大。當某個局部區域陷阱濃度超過臨界值時，就會促使低能級電流增加，熱量將會沿著該局部路徑逃逸，在陰極和陽極之間會形成一個短路通道，從而發生擊穿。

在陷阱輔助隧穿模型提出后，又有眾多學者對其進行了更深入的研究。根據隧穿電子的來源以及隧穿電子在通過氧化層過程中的能量耗損情況，陷阱輔助隧穿模型又有不同的分類。有些學者認為，陷阱輔助電子隧穿是一種彈性隧穿過程[9]，能帶圖如圖3所示。電子在陷阱輔助作用下穿過氧化層時其能量耗損可以忽略。Takagi Shin-ichi等人認為伴隨著能量弛豫為1.5eV的陷阱輔助隧穿是SILC導電機理，提出了非彈性陷阱輔助隧穿模型，如圖4所示。

2 SILC組成成分

SILC包含穩態和瞬態兩種成分，兩者測試方法不同。穩態SILC是高場應力過程中定期中斷應力，在MOS器件柵上施加一個較小固定測試電壓測量柵電流，主要研究的是固定測試柵壓下柵電流隨應力時間變化規律。瞬態SILC是對器件連續施加一定時間高場應力后，在器件柵上施加一個較小固定柵壓，該固定柵壓保持一段時間并實時監測柵電流，研究柵電流瞬態變化規律。對穩態SILC的研究引起了廣泛關注，研究也非常深入。通常所說的SILC，如果沒有特別說明，就是特指穩態SILC。

3 Flash Memory中的SILC效應

Flash Memory的結構和EPROM和EEPROM類似，但它集合了EPROM的優點和EEPORM的優點。對EEPROM來說，無論它處于編程狀態還是擦除狀態，都要利用FN隧穿效應，而對于Flash來說，一般它的擦除也利用FN隧道效應，編程卻是利用溝道熱電子(CHE)注入效應，由溝道熱電子直接穿過薄氧化層而實現的。

當對存儲單元進行擦/寫操作時產生的電子流反復穿過薄氧化層，就會在氧化層和Si/SiO2界面產生陷阱并發生電荷的俘獲，使得氧化層質量完整性退化，造成存儲單元電荷保持特性退化，應力所致氧化層泄漏電流的產生和最終的介質擊穿等問題。

對于源端擦除Flash Memory，擦操作通過在控制柵上加一負電壓而源端加一個正電壓(如VS=5V，VG=-5V，而漏端懸空)來實現，編程采用的是溝道熱電子注入方式(如VDS=12V，VGS=5V)來實現。在源FN擦操作過程中，電子通過隧道氧化層從浮柵隧穿到源端。擦過程中帶帶隧穿引起的熱空穴注入已經成為受擾失效的主要起因。源結附近熱空穴注入將產生正氧化層陷阱電荷和中性氧化層陷阱。這些氧化層損傷將以兩種方式引起受擾失效。一種是載流子的充放電使氧化層電荷波動;另一種是中性陷阱輔助或陷阱正電荷輔助電子隧穿引起的浮柵電荷波動。

圖5顯示了源擦除Flash Memory工作過程中三種SILC產生的可能機制。圖5(a)是陷阱正電荷輔助隧穿。電子在氧化層中碰撞電離或者帶帶隧穿引起的熱空穴注入都會引起空穴陷入氧化層而成為陷阱正電荷。陷阱正電荷將減少隧穿勢壘，提高隧穿概率。

圖5(b)是中性電子陷阱輔助電子隧穿。產生的陷阱密度隨應力時間的增加而增加，電子直接隧穿到陰極附近陷阱的概率也增加。對于薄氧化層，電子隧穿出陷阱位置到陽極，當陷阱的填充和退陷之間達到動態平衡，穩態電流就產生。氧化層厚度增加，大部分陷阱會長時間維持填充狀態，初始SILC高于穩態值。對于非常厚的氧化層，陷阱場發射概率很低。因此SILC隨著填充過程的完成而逐漸衰減。

圖5(c)是氧化層中應力產生的陷阱的充放電。對于經受高壓或者熱空穴應力的器件，SILC起因于某種陷阱輔助隧穿導電機制。可是，在去除低壓預隧穿脈沖后，將產生一種與低級泄漏電流方向相反的放電電流。這種放電電流包含著與SILC相同數量的電荷。因此，陷阱導致的充放電瞬態電流存在于隧道氧化層兩個界面附近。

將上述三種不同的導電機制分成兩類，如圖6所示。第一類包含兩種情況即正電荷輔助隧穿和陷阱輔助隧穿的穩態成分。第二類是氧化層充放電的瞬態成分。這兩類都將在Flash Memory隧道氧化層中引起SILC。

4 結論

實際的MOS器件往往會經受各種外加應力，應力的作用使得氧化層的完整性發生變化。陷阱或者缺陷的存在，對于柵極泄漏產生一定的影響。隨著柵氧化層的減薄，應力感應的薄柵氧化層漏電特性已經成為MOS器件的主要可靠性因素，也是非易失性存儲器(NVM)等比例縮小的一個限制因素。

參考文獻

[1] Olivo P，Ricco B and Sangiorgi E， Electron trapping/detrapping within thin SiO2 films in the high field tunneling regime，JAP，1983，54:5267-5276.

[2] Olivo P，Nguyen T N and Ricco B， High-field-induced degradation in Ultra-thin SiO2 films，ED，1988，35: 2259-2267.

[3] Maserjian J and Zamani N， Behavior of the Si/SiO2 interface observed by Fowler-Nordheim tunneling，JAP， 1982，53:559.

[4] Wei J L，Mao L F，Xu M Z，et al， Stress-induced high-field gate leakage current in ultra-thin gate oxide， Solid-State Electronics，2000，44:977-980.

[5] Teramoto A，Kobayashi K，Matsui Y， et al，Excess currents induced by hot-hole injection and F-N stress in thin SiO2 films [flash memories]，IEEE Proceedings of the International Reliability Physics Symposium，1996，113-116.

[6] Matsukawa N，Yamada S，Amemiya K， et al，A hot hole-induced low-level leakage current in thin silicon dioxide films，IEEE Trans. Electron Devices， 1996，43(11):1924-1929

[7]Dumin D J，Scott R S and Subramoniam R， A model relating wearout induced physical changes in thin oxides to the statistical description of breakdown， 31st International Reliability Physics Symposium Annual Proceedings，1993， 285-292.

[8]Ricco B，Gozzi G and Lanzoni M， Modeling and simulation of stress-induced leakage current in ultrathin SiO2 films，IEEE Trans.Electron Devices， 1998，45(7):1554-1560

[9]Mozzami Rand Hu C， Stress-induced current in thin silicon dioxide films， IEDM Tech.Dig.，1992，139-142.

[10]Takagi S，Yasuda N and Toriumi A， Experimental evidence of inelastic tunneling in stress-induced leakage current， IEEE Trans.Electron Devices，1999，46(2):335-341.