EDA在組成原理課程教學中的應用

摘 要:本文介紹序信號產生器的EDA仿真方法以及在計算機組成原理課程教學中的應用。

關鍵詞:EDA序信號產生器計算機組成原理

中圖分類號:TP391文獻標識碼:A文章編號:1674-098X(2011)05(c)-0204-01

1 引言

近年來迅速發展的電子設計自動化(EDA)技術，將先進的計算機技術應用于電子設計過程，它已被廣泛應用于電子電路設計、仿真、集成電路版(PCB)的設計以及可編程器件的編程等各項工作之中。將EDA的仿真技術引入到課堂教學中，極大地提高了學生對相關電路的理解能力和興趣，提高課堂教學的質量與效率。下面以《計算機組成原理》(白中英編著)教材中時序信號產生器電路為例進行EDA仿真實驗的過程。

2 系統硬件結構框圖

時序信號產生器最基本的結構都是由時鐘源、環形脈沖發生器、節拍脈沖和讀／寫時序譯碼邏輯、啟停控制邏輯等部分構成。時序信號產生器框圖如圖1所示。

3 各部分單元電路設計

3.1 時鐘源

時鐘源用來為環形脈沖發生器提供頻率穩定且電平匹配的時鐘脈沖信號。它通常由石英晶體振蕩器和與非門組成的正反饋振蕩電路組成，其輸出送至環形脈沖發生器。為簡化電路，直接選用1Hz的脈沖信號源代替時鐘源。

3.2 環形脈沖發生器

環形脈沖發生器的作用是產生一組有序的間隔相等或不等的脈沖序列，以便通過譯碼電路來產生最后所需的節拍脈沖。環形脈沖發生器有兩種形式，一種是采用普通計數器，一種是采用循環移位寄存器。本例中用循環移位寄存器。

3.3 啟停控制邏輯

機器一旦接通電源，就會自動產生原始的節拍脈沖信號。然而，只有在啟動機器運行的情況下，才允許時序產生器發出CPU工作所需的節拍脈沖。為此需要由器停控制邏輯來控制原始節拍脈沖信號的發送。同樣，對讀/寫時序信號也需要由啟停邏輯加以控制。

啟停控制邏輯的核心是一個運行標志觸發器。

由于啟動計算機是隨機的，停機也是隨機的，為此必須要求:當計算機啟動時，一定要從第一個節拍脈沖前沿開始工作，而在停機是一定要在第四個節拍脈沖結束后關閉時序產生器。只有這樣，才能使發送出去的脈沖都是完整的脈沖。

4 系統仿真與調試

在EWB5.12主界面內，將各單元電路置于同一界面內，再按照各自對應關系相互連接構成的時序信號產生器的仿真電路如圖2所示。

在該系統中，用電平指示燈動態顯示序信號產生器各信號的工作狀態，完成時序信號產生器工作過程的演示，波形圖如圖3所示。

5 結語

EWB的仿真手段切合實際，選用元器件和儀器與實際情形非常相近，并均可直接從屏幕上選取，而且儀器的操作開關、按鍵同實際儀器極為相似。在課堂教學中使用EDA仿真手段，可動態演示時序產生器電路的工作原理，改變了傳統的靜態講解電路原理圖的方法，從而可以大大縮短教學講解的時間，提高了課堂教學的效率。實踐證明EWB軟件中講解是電子電路工作原理的有效工具，是一款值得推薦的EDA軟件。

參考文獻

[1]包明.EDA技術與數字系統設計[M].北京:北京航空航天大學出版社，2002.7.

[2]趙世強.電子電路EDA技術[M].西安:西安電子科技大學出版社，2000.8.