軟件無線電數字中頻系統的設計與實現

王 寧， 張 捷， 張 浩， 龍 飛

（1.西北工業大學 電子信息學院，陜西 西安 710072；2.中國科學院微電子研究所 北京 100029）

軟件無線電的基本思想是將模數（A/D）、數模（D/A）變換盡可能的靠近天線，盡量減少模擬信號處理環節，用功能化的軟件來完成盡可能多的無線電臺功能，通過軟件更新改變硬件配置結構，實現新的功能，軟件無線電采用標準的、高性能的開放式總線結構，以利于硬件模塊的不斷升級和擴展[1－2]。數字中頻系統是負責連接基帶部分和射頻部分，是整個軟件無線電系統信號處理和控制的核心。本文設計了一種數字中頻信號處理系統的通用硬件平臺，具有模塊化、開放性、可擴展性等特點，能兼容不同帶寬、不同制式的信號，并利于系統的后續升級，符合未來無線通信的需求。

1 數字中頻系統總體結構

數字中頻系統總體結構框圖如圖1所示。

圖1 數字中頻系統總體結構框圖Fig.1 General block diagram of digital intermediate frequency system

在接收鏈路，將天線接收的射頻信號經過射頻模塊下變頻處理后，A/D器件接收到射頻模塊輸出的中頻信號，對其進行模數轉換變為數字信號；然后通過數字下變頻，將數字中頻信號的頻譜搬移到零中頻處，再通過相應的數字濾波器完成信號數據速率的變換，配合后續數字信號的處理，模擬信號數字化后的處理任務由現場可編程門陣列（Field Programmable Gate Array，FPGA）來完成；在發射鏈路，FPGA處理后的數據經過插值濾波、數字上變頻，經過D/A器件數模轉換后，輸出模擬中頻信號，再經射頻模塊調制到射頻后，經天線發送出去。

2 系統設計關鍵技術

系統硬件平臺主要由中頻采樣模數轉換、中頻輸出數模轉換以及核心處理器件FPGA 3部分組成。假設本系統帶寬為25 MHz，下行信號中心頻率為 130～150 MHz；上行信號中心頻率為 85～105 MHz。

2.1 模數轉換器件

在軟件無線電通信系統設計中，接收的射頻信號經射頻前端混頻處理后，變成寬帶中頻信號。從現有的技術和器件水平來看，由于模數轉換器件的信噪比和動態范圍等指標還不能滿足射頻采樣的要求，多在中頻對信號進行量化處理，使之成為數字信號，因此現在一般采取寬帶中頻采樣，即通過射頻前端預處理把射頻信號變換為中心頻率適中、帶寬適中的寬帶中頻信號后，再進行采樣處理，這樣就大大減輕了后續A/D轉換器和FPGA處理負擔。因此對A/D變換器的要求主要是采樣速率和采樣位數。寬帶中頻采樣設計的步驟是根據系統帶寬和對A/D轉換器的信噪比等要求來確定A/D轉換器的采樣速率和轉換位數，以此來確定A/D器件的選擇。

針對不同應用的接收機，需選擇不同的采樣技術，進而確定最佳的采樣速率及中頻頻率。在實際應用中，A/D采樣前需加抗混疊帶通濾波器，以消除帶外噪聲帶來的頻譜混疊。與此同時，信號采樣前加抗混疊濾波器，便于濾除帶外噪聲，通常要求帶外抑制50 dB。合理選擇采樣頻率和IF頻率有利于簡化A/D轉換前的抗混疊濾波器設計，提高頻率分辨率。根據奈奎斯特定理，需要滿足fs≥2 fmax，目的就是保證采樣后的信號頻譜不重疊，這樣才能無失真地恢復出原始信號。為了使抗混疊濾波器易于實現，可以將采樣速率取得高一些，一般采樣頻率fmax取為信號最高頻率fmax的2.5倍以上，即過采樣[3]。過采樣在基帶處理中應用較多，但當信號的最高頻率遠遠大于其信號帶寬時，根據奈奎斯特采樣定理，如果在中頻或射頻進行過采樣，在同等分辨率情況下，它要求A/D轉換器達到很高的采樣頻率，以致現在的器件很難實現，而且后續處理器件的速度也很難滿足要求，這時A/D轉換器所提供的信噪比將比較低，而且對后端數據處理部分的壓力也很大，所以在現有技術條件下，在軟件無線電系統設計中一般不采用過采樣技術。

在實際應用中，奈奎斯特過采樣并不是唯一的采樣方法，更多的是通過帶通采樣方法對帶通信號進行采樣，尤其是中頻數字技術中的模擬輸入信號大部分為窄帶信號，信號的載頻比較高而帶寬卻很窄，因此適合選用帶通欠采樣，采樣速率可以遠低于2倍信號最高速率，不僅可以大大降低采樣速率，從而降低對模數轉換器件速率的要求，同時帶通采樣處理等效于變頻處理，可以完成信號頻譜搬移的過程，后端可以直接在信號采樣后較低的諧波分量上進行處理，大大簡化了電路設計，在很大程度上減少后端數據處理的工作量，提高處理效率。因此，文中針對GSM信號帶寬和工作頻率等特點，本系統采用帶通采樣來實現模數轉換。

對中頻或射頻帶通信號，設帶寬為B，滿足條件fs≥2B，可以保證采樣后的信號頻譜不重疊。采樣速率可由下式確定：

其中，fH表示帶通信號的最高頻率，fL表示帶通信號的最低頻率，n為整數，取值范圍為：

可以看出，上式將采樣頻率劃分為若干個區間，由n確定。n越小，頻率區間范圍越大，也就是說對輸入信號頻率或采樣頻率偏差的要求越小。與此同時，采樣頻率越高，量化信號的頻譜重復間距越大，對A/D轉換器前的抗混疊濾波器抑制特性要求也越低，同時處理增益也越高，輸出信噪比也增加。

采樣速率高，會帶來額外的信噪比增益，對一個滿量程的正弦信號，SNR可以準確地表示為

式中，fs為采樣頻率；B為模擬信號帶寬；n為A/D轉換位數。

由此可見，在信號帶寬B一定的情況下，fs每增加一倍，能帶來3 dB的SNR增益。采樣速率主要是由信號帶寬決定，它只有二倍于信號帶寬的采樣速率才有理論意義，一般實用中至少應大于2.5倍的信號帶寬。根據以上論述，所以選擇采樣率 fs=122.88 MHz。

在采樣速率決定以后，采樣位數的選擇成為需解決的首要問題。A/D轉換器的位數則必須滿足一定的動態范圍要求及數字處理部分的精度要求，A/D的動態范圍主要取決于轉換位數，A/D器件的轉換位數越多，其動態范圍越高。根據系統指標要求，模數轉換器ADC的瞬時動態范圍至少要求在65 dB以上，由于實際外圍硬件電路設計往往達不到理想設計的要求，一般要求ADC有3 dB的容限，即要求ADC的動態范圍要達到68 dB以上，根據信噪比公式（3），可以確定A/D的轉換位數至少要11位。

2.2 現場可編程門陣列FPGA

作為數字中頻系統中的核心器件，在FPGA器件中主要實現對信號的數字上下變頻、數字濾波、插值和抽取等功能，在保證FPGA內部邏輯資源足夠的情況下，盡量選取性價比高的器件。

經過模數轉換的數字信號進入FPGA后，先與直接數字頻率合成（DDS）產生的兩路正交本振信號相乘，進一步下變頻到零頻，除了所需的信道外，在經過下變頻的接收帶寬內還存在著許多鄰道信號。為了選出感興趣的信道，必須用濾波器把鄰道信號濾掉。由于感興趣的信道已經下變頻到基帶，所以用一個低通濾波器就可以了，即利用有限沖激響應（FIR）低通濾波器進行信道抽取濾波處理，將感興趣的信道從寬帶信號中提取出來，濾除鄰近信號和干擾信號，但是此時數據速率很高，FIR濾波器要達到該處理速率，直接實現濾波硬件開支較大，因此，先對信號進行速率變換，通過抽取模塊降低數據速率，然后使用高階FIR低通濾波器對整個信道整形濾波，濾波輸出的兩路正交基帶信號交由下一級進行后續處理。

混頻后的信號通過低通抽取濾波器來降低采樣頻率并濾除高頻分量，得到兩路正交的基帶信號，即同相分量和正交分量。

與數字下變頻類似，基帶數據處理完之后，要進行數字上變頻，即首先進行內插處理，提高數據速率；然后上變頻到中頻，最后送給DA做數模轉換，輸出適中的中頻信號，供射頻模塊進一步模擬上變頻，最后從天線發射出去。FPGA內部信號處理結構如圖2所示。

圖2 FPGA內部信號處理結構Fig.2 Internal signal processing architecture for FPGA

其中，低通抽取濾波器由積分梳妝（CIC）濾波器和 FIR低通濾波器等模塊組成；低通插值濾波器由積分梳妝濾波器CIC和FIR低通濾波器等模塊組成。

在數字上下變頻中，經過混頻后，有用信號頻譜搬移到零頻附近，此時A/D采樣率往往數倍，甚至數十倍于有效信號帶寬，隨之產生的一個問題就是采樣后的數據流速率會很高，導致后續的信號處理速度跟不上。另外，為了降低FIR低通濾波器的設計難度和后端數字信號的處理效率，很有必要對A/D采樣后的數據流進行降速處理，因此可以通過抽取的方法來降低采樣率。

除此之外，在數字下變頻的多級高效數字濾波器模塊中，一般情況下要使用FIR低通濾波器對整個信道進行整形濾波，一般不做抽取功能。信號經過了積分梳妝濾波器處理之后，輸入到FIR低通濾波器的采樣速率相對較低，所以在保證信號群延時和FPGA資源使用量均滿足要求的前提下，可以適當的提高濾波器的階數，以獲得優良的濾波性能。更高階的FIR濾波器，能夠使低通濾波器的通帶波動、過渡帶帶寬、最帶最小衰減等指標能夠設計得很好。該FIR低通濾波器設計要達到的目標是盡可能的讓期望信號通過，同時盡可能的抑制無用干擾信號。對濾波器幅頻特性而言，就是通帶波動盡可能小，通帶寬度盡可能與有用信號帶寬一樣，過渡帶寬盡可能窄，阻帶衰減盡可能大。

目前主流FPGA器件的供應商有Altera、Xilinx等，FPGA器件主要在可配置邏輯單元數量、片內存儲量、內置硬核量、IO引腳數及功耗等方面不斷進行優化和提高，使得基于FPGA設計更加簡單，功能更完善，具有運行頻率高、運算能力強等特點。FPGA器件的高速發展，為軟件無線電的設計和實現提供了非常重要的實現平臺支持。為了追求更好的靈活性，本硬件平臺使用FPGA完成數字上下變頻功能，同時兼顧后級抽取、內插和濾波等數字信號處理。

2.3 數模轉換器件

由于數字上變頻后的中頻信號頻點較低，根據系統要求，需要再次上變頻以達到合適的中頻頻點，因此，希望在D/A轉換前能夠將信號搬移到較高的中頻范圍。另外，通常D/A轉換器的輸出頻響都具有SINC函數的包絡，這種特性會對輸出的模擬信號帶來衰減，尤其是對高頻信號。這是由于D/A轉換器輸出的零階保持特性引起的。這種頻域內的不平坦特性削減了D/A轉換器的最大可用帶寬，所以需要采取一定的補償方法。本文所采用的D/A器件內置插值上變頻功能，并且帶有反SINC函數濾波器，可以達到預期目的。

3 系統方案設計

3.1 主要器件

ADC采用美國德州儀器公司 （Texas Instruments，TI）生產的ADS62C17。ADS62C17是一種11位模數轉換器，內含采樣保持電路和基準源。它由單電源供電，LVDS/CMOS兼容電平輸出，采樣速率可達200 MSPS，當輸入10 MHz信號時，無雜散動態范圍（Spurious Free Dynamic Range，SFDR）值為90 dBc；當輸入中頻信號為125 MHz、帶寬為 20 MHz時，其信噪比的典型值為79.8 dBFS，功耗最大值為1.1 W[4]。由于ADS62C17前端輸入端口為差分形式，因此，需要使用變壓器將單端信號轉換為差分信號的輸入，還可以根據需要在輸入前端加濾波器，濾除帶外噪聲。

FPGA芯片選擇Altera公司的Cyclone IV GX系列器件，具體型號為 EP4CGX75CF23I7[5]，它的內部含有 73，920個邏輯單元，用戶最大可定義的IO管腳為310個。FPGA作為系統的核心完成數字上下變頻和基帶數字處理等功能。在本系統中，FPGA可以根據具體需要，設計相應的數字濾波器。

數模轉換器（DAC）采用 TI公司生產的 DAC5688，實現對信號上變頻和模數轉換。DAC5688最高轉換速率是800 MSPS，內置最高可8倍插值的FIR濾波模塊[6]。

3.2 DAC5688工作原理

帶有內插上變頻功能的DAC5688主要過程是：中頻輸入的16位數字信號先經過FIFO，再經過FIR1和FIR2分別做2倍內插低通濾波后混頻，進一步提高信號中頻，再經過反SINC濾波器平滑頻譜，最后經過D/A轉換后輸出中頻，但由于混頻后沒有進行濾波，會伴隨干擾頻率，需要在DAC5688輸出端加帶通濾波器加以抑制。同ADS62C17一樣，DAC5688的輸出數據也為差分形式，也需要通過變壓器轉換為單端形式，還可以根據需要在變壓器后加一級濾波器，濾除帶外噪聲。

利用DAC5688內部集成的反SINC函數濾波器FIR4，在數據輸入DAC前對其進行預處理，增大了器件的最大可用帶寬，通過D/A內部的插值處理可以進一步提高輸出信號的質量。使用高的輸出速率有利于上變頻后的D/A轉換，形成高信噪比的模擬信號。

在FPGA內部和D/A內部都進行了插值處理，再進行D/A變換，這樣做的目的是提高信號的采樣率，結合DAC5688內部的反SINC函數滾降濾波器，抵消D/A轉換器固有的SINC滾降的影響。DAC5688內部信號處理結構[6]如圖3所示。

圖3 DAC5688內部信號處理結構Fig.3 Internal signal processing architecture for DAC5688

4 測試結果

4.1 測試方案

中頻輸入信號由信號源Agilent E4438C產生中頻信號，輸入信號幅值為-10 dBm。數字經過數字中頻系統后，將中頻信號接入Agilent E4440A觀察信號的頻譜。

4.2 測試結果及分析

圖4給出中頻信號經過系統板后，中頻輸出信號的頻譜。由圖看出，輸出頻率和帶內平坦度滿足系統設計要求。從功能上看，該設計方案實現了數字中頻系統的基本功能。

圖4 數字中頻系統輸出頻譜Fig.4 Output spectrum of digital intermediate frequency system

5 結束語

文中分析了數字中頻系統的設計需求和系統方案，尤其對模數轉換、數模轉換和基帶信號處理作了詳細闡述，并結合系統需求，對數字中頻系統涉及到的關鍵器件的選擇作了說明，最終測試結果表明，該系統具有頻率配置靈活、高效的特點，并且可以在不同通信模式下進行擴展，具有廣闊的市場應用前景。目前，該方案已用于數字直放站的設計之中。

[1]鈕心忻，楊義先.軟件無線電技術與應用[M].北京:北京郵電大學出版社，2011.

[2]楊小牛，樓才義，徐建良.軟件無線電技術與應用[M].北京:北京理工大學出版社，2010.

[3]曹志剛，錢亞生.現代通信原理[M].北京：清華大學出版社，2008.

[4]Texas Instruments Products.ADS62c17 Daasheet.（Rev.A）[EB/PL]（2009-07）http：//www.ti.com/lit/ds/symlink/ads62c17.pdf

[5]Altera Corporation Products.Device Handbook for Cyclone IV Devices.[EB/OL] （2011 -11）http：//www.altera.com/literature/hb/cyclone-iv/cyclone4-handbook.pdf.

[6]Texas Instruments Products.DAC5688 Datasheet.（Rev.C）[EB/OL]（2010-08）http：//www.ti.com/lit/ds/symlink/dac5688.pdf.