可搜索可調(diào)檔CCD驅(qū)動(dòng)芯片設(shè)計(jì)與實(shí)現(xiàn)

摘要：某電路為某圖像搜索所用的CCD圖像傳感器(Sony ICX409AL)提供驅(qū)動(dòng)和控制。該CCD是一種高性能的成像器件，其工作需要多路不同且有嚴(yán)格相位關(guān)系的時(shí)鐘脈沖來(lái)驅(qū)動(dòng)和控制，使CCD實(shí)現(xiàn)光信號(hào)積分、沿指定通道轉(zhuǎn)移的并串變換和信號(hào)電荷的轉(zhuǎn)換輸出。本文就這種具有搜索、多檔可調(diào)功能的CCD驅(qū)動(dòng)電路設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行闡述。

關(guān)鍵詞：CCD驅(qū)動(dòng)；搜索；可變檔位；同步

CCD成像原理

ICX409AL采用浮置光敏二極管的行間CCD圖像傳感器(見(jiàn)圖1)，感光單元是PN結(jié)光敏二極管，水平和垂直移位寄存器是N溝注入勢(shì)壘型BCCD，它既無(wú)光柵，也無(wú)轉(zhuǎn)移柵，因此它具有比較簡(jiǎn)單的結(jié)構(gòu)，且性能有所改善。

圖1中垂直移位寄存器用時(shí)鐘脈沖V1、V2、V3和V4驅(qū)動(dòng)，其中被用作轉(zhuǎn)移柵的V1和V3有三個(gè)電平：VL(低)、VM(中)、VH(高)。在積分期間，V1和V3在VL與VM之間變化，入射光產(chǎn)生的電子被收集在PN結(jié)光敏二極管中。

在奇場(chǎng)或偶場(chǎng)開(kāi)始時(shí)，V1和V3先后保持高電平VH，而V2和V4保持低電平VL(見(jiàn)圖2)。于是存儲(chǔ)在奇數(shù)和偶數(shù)行光敏二極管中的信號(hào)電荷被分別轉(zhuǎn)移到V1和V3柵下，同時(shí)光敏二極管被復(fù)位至V1和V3電極下的表面溝道勢(shì)壘的溝道勢(shì)。進(jìn)入垂直移位寄存器的信號(hào)電荷在時(shí)鐘脈沖的作用下逐行轉(zhuǎn)移到水平移位寄存器。每轉(zhuǎn)移到水平移位寄存器一行，水平移位寄存器及時(shí)轉(zhuǎn)移到輸出級(jí)，然后轉(zhuǎn)移下一行信號(hào)電荷。

電路分析

SONY公司現(xiàn)有CXD2463R可以作為ICX409AL驅(qū)動(dòng)電路，實(shí)現(xiàn)常規(guī)成像。但本電路需實(shí)現(xiàn)即可以取代CXD2463R工作在普通模式，又能切換到新增的目標(biāo)搜索模式下。圖3是整個(gè)驅(qū)動(dòng)電路原理框圖。

限于篇幅，本文將重點(diǎn)闡述新增功能電路設(shè)計(jì)。根據(jù)新增功能要求，需可以根據(jù)指令以很高的場(chǎng)頻(≥1000Hz)驅(qū)動(dòng)CCD圖像傳感器進(jìn)行目標(biāo)搜索，并同時(shí)產(chǎn)生相應(yīng)的同步時(shí)序控制信號(hào)，且此同步信號(hào)能夠?qū)Σ捎?10H或760H黑白CCD圖像傳感器的攝像系統(tǒng)進(jìn)行時(shí)序控制和后級(jí)信號(hào)同步。此外，其還需要具備以下功能：

1)主時(shí)鐘工作頻率≥18MHz；

2)正常成像和目標(biāo)搜索雙工作模式可選；

3)在模式控制端輸入高電平時(shí)，為搜索模式，通過(guò)行疊加選擇控制，多檔可調(diào)，變換場(chǎng)頻，實(shí)現(xiàn)對(duì)目標(biāo)快速搜索的功能；

4)具有接受場(chǎng)同步和快門同步功能，輸入外同步信號(hào)(TTL)，同步精度≤100ns；

5)可根據(jù)需要設(shè)置、裝訂(碼型)場(chǎng)頻，范圍10～50Hz，步距10μs；

6)可根據(jù)需要設(shè)置、裝訂合并行數(shù)，范圍2～300行，16檔；

7)行合并模式搜索最大場(chǎng)頻>1000Hz。

結(jié)構(gòu)設(shè)計(jì)

根據(jù)CCD的時(shí)序控制要求，結(jié)合新增電路功能分析、電路I／O資源分配，確定新增電路的總體結(jié)構(gòu)如圖4所示。

從圖4可以看出整個(gè)電路分為3個(gè)部分：

1)CCDTop：完成搜索、多檔調(diào)控、同步控制等功能，是整個(gè)電路的核心部分；

2)VROM：完成CCD驅(qū)動(dòng)控制信號(hào)存儲(chǔ)、輸出，是一個(gè)可預(yù)置數(shù)的存儲(chǔ)器陣列：

3)ModeCtr：完成模式控制切換功能，在模式選擇信號(hào)控制下，選擇普通工作模式或搜索模式。

下面就各功能模塊具體的結(jié)構(gòu)設(shè)計(jì)進(jìn)行闡述。

功能模塊設(shè)計(jì)

根據(jù)預(yù)定各模塊功能設(shè)計(jì)規(guī)格要求，對(duì)每個(gè)功能模塊結(jié)構(gòu)進(jìn)行了細(xì)分，具體如下：

CCDTop的整體結(jié)構(gòu)如圖s所示。

從上圖可以看到整個(gè)CCDTop包含7個(gè)功能模塊，分別為：

1)FISyncA：對(duì)輸入控制信號(hào)FI的捕獲、產(chǎn)生CCDTop電路內(nèi)部復(fù)位信號(hào)，初始化整個(gè)電路、輸出開(kāi)始工作信號(hào)；

2)CTGen：可編程多檔發(fā)生器，通過(guò)對(duì)預(yù)定檔位控制信號(hào)SSetIn的采樣，輸出預(yù)定設(shè)置好的16檔掃描、疊加數(shù)據(jù)；并在特定的0檔，輸出一個(gè)特殊模式標(biāo)志信號(hào)；

3)XDelay、YDelay：在接收到預(yù)定啟動(dòng)信號(hào)后，經(jīng)過(guò)預(yù)定的延時(shí)時(shí)間，產(chǎn)生啟動(dòng)X方向(水平)、Y方向(垂直)的掃描輸出控制信號(hào)；

4)SYNCGen：實(shí)現(xiàn)特殊功能模式下的同步信號(hào)的輸出和控制；是整個(gè)CCDTop核心功能之一，其在特定模式信號(hào)觸發(fā)下，當(dāng)接收到FISyncA模塊輸出的工作開(kāi)始信號(hào)后，開(kāi)始輸出一個(gè)滿足NTSC制式要求的同步控制信號(hào)SYNC；

5)ShiftReg：根據(jù)CTGen設(shè)定的不同掃描次數(shù)，輸出VROM的地址信號(hào)、每幀圖像的頭尾標(biāo)志等控制信號(hào)，實(shí)現(xiàn)在不同檔位下的掃描輸出；完成了大部分的搜索功能、是CCDTop核心功能之一；

6)DataSample：根據(jù)時(shí)鐘信號(hào)，產(chǎn)生CCD電路要求的時(shí)序控制信號(hào)。

VROM結(jié)構(gòu)相對(duì)簡(jiǎn)單，通過(guò)圖5可以看到，VROM是一個(gè)24*4bit的可編程非易失性存儲(chǔ)器，通過(guò)CCDTop模塊輸出的地址控制VROM的輸出，這樣就可以非常靈活方便實(shí)現(xiàn)不同波形的輸出，以滿足CCD驅(qū)動(dòng)的時(shí)序要求。

由于電路有2種工作模式，普通模式、搜索模式，為實(shí)現(xiàn)整個(gè)電路的無(wú)縫連接，保持對(duì)外端口的一致性，設(shè)計(jì)ModeCtr模塊對(duì)復(fù)用端口進(jìn)行控制、切換。整個(gè)ModeCtr模塊端口眾多，合理的端口命名和時(shí)序控制值得注意。

電路總體和功能結(jié)構(gòu)設(shè)計(jì)完成后，開(kāi)始各模塊具體的設(shè)計(jì)實(shí)現(xiàn)。

設(shè)計(jì)實(shí)現(xiàn)

CCD總的像元數(shù)為795(H)×596(V)，垂直方向?yàn)?96行，考慮到當(dāng)垂直方向作為一個(gè)四相器件時(shí)，V1、V2、V3和V4運(yùn)行一周期，光電二極管轉(zhuǎn)移了2行，因此實(shí)際上只有298行。垂直轉(zhuǎn)移時(shí)鐘V1和V3的對(duì)地電容為1500pF(典型值)、V2和V4的對(duì)地電容為1000pF(典型值)，其下降時(shí)間為15ns(最小值)到250ns(最大值)，上升時(shí)間應(yīng)與下降時(shí)間大致相當(dāng)。為了減小上升和下降時(shí)間，我們?cè)谠O(shè)計(jì)驅(qū)動(dòng)電路時(shí)確保上升和下降時(shí)間小于140ns，即2個(gè)MainClock(主時(shí)鐘周期，縮寫為MC)，并適當(dāng)增加驅(qū)動(dòng)能力。因此，我們?cè)O(shè)計(jì)了一種疊加一行24個(gè)MC的波形(每行輸出時(shí)鐘為818MC)。

圖6所示為每疊加一行24個(gè)主時(shí)鐘周期時(shí)垂直移位寄存器的驅(qū)動(dòng)時(shí)鐘波形，這是一個(gè)保險(xiǎn)的選擇。采用此方案，相鄰電極所加時(shí)鐘脈沖之間的高電平交迭有4個(gè)MC，低電平交迭有8個(gè)MC，可以確保惡劣情況下不發(fā)生信號(hào)的串位。表1列出了在不同疊加行數(shù)時(shí)所能夠達(dá)到的場(chǎng)頻。

采用24個(gè)主時(shí)鐘周期疊加一行、在輸出6行時(shí)，場(chǎng)頻達(dá)到了1kHz，在300行全部疊加只輸出1行時(shí)，場(chǎng)頻可達(dá)到近1.5kHz。

在搜索模式下(Mode端置高電平)，F(xiàn)I作為場(chǎng)啟動(dòng)信號(hào)由外部輸入，此時(shí)電路產(chǎn)生的CCD放電脈沖信號(hào)Sub是根據(jù)FI信號(hào)產(chǎn)生的，與FI狀態(tài)保持一致，完成一幀輸出后對(duì)光電二極管的復(fù)位；與此同時(shí)，每個(gè)FI脈沖都會(huì)激活一個(gè)具有4MC的內(nèi)部復(fù)位信號(hào)對(duì)CCDTop內(nèi)部的所有電路進(jìn)行復(fù)位，并給出FI上升沿被捕獲信息的脈沖激活行或列啟動(dòng)信號(hào)。

電子快門由Sub信號(hào)(亦即FI信號(hào))實(shí)現(xiàn)，F(xiàn)I在場(chǎng)中出現(xiàn)的位置決定了快門的速度。在轉(zhuǎn)移柵打開(kāi)前，若FI信號(hào)出現(xiàn)，光敏二極管就被復(fù)位到一個(gè)高電平，光信號(hào)電流的積分重新開(kāi)始，積分時(shí)間(也就是電子快門速度)由FI信號(hào)下降沿到轉(zhuǎn)移柵打開(kāi)這段時(shí)間，如圖7所示。在電路工作在搜索模式時(shí)，我們可以通過(guò)調(diào)節(jié)FI脈沖寬度來(lái)改變電子快門速度。

為實(shí)現(xiàn)可變檔位功能，采用對(duì)SSetln[3：0]輸入端狀態(tài)的高低組合進(jìn)行譯碼，并輸出預(yù)定不同行疊加狀態(tài)，具體的對(duì)應(yīng)關(guān)系如表2所示，選擇備檔對(duì)應(yīng)輸出波形如圖8所示。

在SSetln[3：0]在0000檔時(shí)，可以根據(jù)需要，改變場(chǎng)開(kāi)啟信號(hào)FI的周期，通過(guò)FI信號(hào)的周期變化來(lái)設(shè)置、裝訂(碼型)場(chǎng)頻，范圍10～50Hz，并提供對(duì)應(yīng)的復(fù)合同步SYNC信號(hào)，在搜索模式下的其它檔位則不提供SYNC信號(hào)。圖9是在搜索模式下SSetIn[3：0]＝0000檔時(shí)輸出一幀時(shí)的驅(qū)動(dòng)電路主要輸出波形。

由于SYNC信號(hào)需要滿足NTSC制式的格式要求，從圖9中SYNC的頭可以看到，其時(shí)序要求非常復(fù)雜，對(duì)應(yīng)其具體實(shí)現(xiàn)的狀態(tài)機(jī)如圖lO所示。

SYNCGen電路復(fù)位進(jìn)入IDLE狀態(tài)，在特殊檔位(0000檔)以及FI啟動(dòng)信號(hào)的激勵(lì)下開(kāi)始進(jìn)入狀態(tài)機(jī)運(yùn)轉(zhuǎn)模式，狀態(tài)機(jī)在時(shí)序控制下循環(huán)在三段不同的周期內(nèi)運(yùn)轉(zhuǎn)，并生成不同占空比的波形以滿足NTSC制式要求。

ShiftReg電路主要實(shí)現(xiàn)搜索功能，其能根據(jù)不同的檔位設(shè)置，輸出不同的疊加行控制信號(hào)，電路核心狀態(tài)機(jī)如圖11所示。

電路復(fù)位進(jìn)入IDLE等待狀態(tài)，在預(yù)定的激活條件下進(jìn)入循環(huán)狀態(tài)CYC1，此時(shí)載入CTGen模塊設(shè)定的檔位疊加行值，不斷循環(huán)，并控制垂直移位寄存器進(jìn)行移位輸出，至此次垂直掃描結(jié)束，減去一次循環(huán)值，并進(jìn)入循環(huán)狀態(tài)CYC2，在等待預(yù)定的檔位設(shè)定值后，在此進(jìn)入CYC1，直至完成整個(gè)預(yù)定檔位的總輸出行數(shù)。

在搜索模式下，選擇不同行數(shù)的信號(hào)疊加，將引起水平輸出時(shí)間、鉗位脈沖、復(fù)合消隱脈沖等狀態(tài)隨之改變，在電路設(shè)計(jì)中充分考慮到它們之間對(duì)應(yīng)的邏輯關(guān)系，始終保持各信號(hào)與所選行疊加狀態(tài)的輸出保持一致。

圖12為通過(guò)SSetIn[3：0]輸入端口的高低狀態(tài)組合選擇疊加50行輸出6行、疊加60行輸出5行和疊加75行輸出4行時(shí)的仿真波形。系統(tǒng)復(fù)位信號(hào)對(duì)新增電路同樣有效，在場(chǎng)啟動(dòng)信號(hào)FI出現(xiàn)后，內(nèi)部的復(fù)位信號(hào)重新對(duì)新增部分電路復(fù)位四個(gè)時(shí)鐘周期，以充分保證電路的正常工作。鉗位脈沖CLP1、CLP2與水平轉(zhuǎn)移驅(qū)動(dòng)信號(hào)時(shí)鐘保持同步。

設(shè)計(jì)驗(yàn)證與小結(jié)

通過(guò)Modelsim和NC Verilog和對(duì)新增電路進(jìn)行前后仿真和驗(yàn)證。并按照電路所要求的指標(biāo)，加入電源電壓及各種激勵(lì)信號(hào)進(jìn)行了模擬仿真，模擬結(jié)果驗(yàn)證了各項(xiàng)功能和參數(shù)，滿足電路設(shè)計(jì)要求(具體的模擬仿真結(jié)果可以參見(jiàn)上述的仿真波形)。整個(gè)電路設(shè)計(jì)完成后，采用CSMC BCD工藝流片，測(cè)試結(jié)果非常成功，實(shí)物參見(jiàn)圖13。