基于電荷泵鎖相環的有源環路濾波器的設計

劉健余

(桂林電子科技大學研究生學院，廣西桂林541004)

電荷泵結構的鎖相環(CPLL)具有易于集成、低功耗、無相差鎖定、低抖動等優點［1］，因而得到廣泛應用。環路濾波器(LPF)是電荷泵鎖相環電路的重要部分，其決定了鎖相環的基本頻率特性。由于有源器件會引入的相位噪聲，因此一般情況下采用無源濾波器作為環路濾波器。但是對寬帶高壓VCO調諧時，須采用有源環路濾波器以提供較高的輸出電壓。通常有源環路濾波器常選擇二階以上，采用多階極點可以改善有源濾波器的性能［2］。此外，高階環路濾波器可在保證相同的鑒相雜散抑制的同時，可以允許更寬的環路帶寬和更高的鑒相頻率，降低了分頻比，從而改善鎖相環的帶內相位噪聲性能。因此，研究有源環路濾波器的設計有著重要的意義。

1 電荷泵鎖相環基本原理

電荷泵鎖相環結構如圖1所示，包括鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器和分頻器。鑒頻鑒相器比較兩個信號的相位與頻率差，并產生控制信號給電荷泵，然后電荷泵相應地給環路濾波器充放電，此時壓控振蕩器輸出頻率正比于環路濾波器上的控制電壓，最終使參考時鐘fr與分頻器的輸出信號同頻同相，即壓控振蕩器的輸出信號頻率f0為參考時鐘頻率的N倍。

如果輸入信號的帶寬為Br，那么最終得到的輸出信號帶寬B0為參考源輸入帶寬Br的N倍。

圖1 電荷泵鎖相環結構圖

電荷泵鎖相環本質上是一個離散時間采樣的動態系統，當環路帶寬遠遠小于參考時鐘頻率時，可以采用連續時間近似;當相位誤差在PFD的鑒相范圍內時，可以采用線性近似。那么當電荷泵鎖相環處于相位鎖定過程時，就可得到一個線性連續時間相位模型，如圖2所示。

圖2 電荷泵鎖相環的相位模型

其中Kd是PFD和電荷泵一起構成的鑒相器增益，并有Kd=Icp/2π，Icp為電荷泵的充放電電流，Kvco為壓控振蕩器的增益，N為分頻器的分頻比，Z(s)為環路濾波器的傳輸函數。設計中鎖相環路起到了倍頻的作用，參考輸入的噪聲由于倍頻而惡化。

Sφ，ref(f)為參考輸入的噪聲功率譜密度，Sφ，out(f)經過鎖相環路倍頻后輸出噪聲功率譜密度，根據信號理論，可得［3］:

其中，H(f)是鎖相環的閉環傳遞函數:

開環增益G(f)=KdKVCOZ(f)/j2π是在頻域上單調遞減，因此呈現低通特性，低通截止頻率為fc，等于鎖相環的環路帶寬。在環路帶內較小的偏離頻率范圍f?fc處有，此時參考輸入噪聲影響鎖相環輸出信號的相位噪聲。從公式(3)中，可知參考信號輸入的相位噪聲與雜散由于鎖相環路倍頻而惡化20lgN(dB)，因而分頻比不宜過大，而較低的分頻比也意味著更高的頻率分辨率和改善的鎖定速度;另一方面，當分頻比較低時，DDS的輸出頻率帶寬需要足夠大，這必然會增大輸出雜散和相位噪聲。

2 有源環路濾波器的設計

通常用于鎖相環的有源環路濾波器包括簡單增益型和反饋型兩種，在實際工程中多采用簡單增益型，常見的為二階和三階濾波器。

2.1 二階有源環路濾波器的設計

常用二階有源環路濾波器電路如圖3所示，Icp是電荷泵輸出，uo是VCO的控制電壓。該電路一般應用于帶寬較寬的場合，通過環路帶寬和相位裕度可計算得到濾波器參數。

圖3 二階有源環路濾波器電路圖

經分析可得，二階有源環路濾波器的傳遞函數為:

因此，可得鎖相環開環環路傳遞函數:

將s=jw代入上式，則鎖相環開環環路頻率響應函數為:

從(7)式可得到鎖相環開環環路傳遞函數的相位裕度為:

求相位裕度對w的微分，并令dφc/dw=0，可求出對應最大相位裕度的環路帶寬wc。

根據環路帶寬wc和相位裕度φc，由(10)、(11)式可求出 τ1和 τ2的值:

根據VCO控制電壓，確定A=1+Rb/Ra的值，再由式［4］(12)～(15)可求得環路濾波器的參數。

2.2 三階有源環路濾波器的設計

在實際應用中，有源環路濾波器一般都在二階以上，原因是有源器件運算放大器會使輸出信號增加額外的相位噪聲，采用多階極點可以改善有源濾波器的性能。一般在VCO的前一級添加一個串聯電阻和一個并聯電容。該電路為環路增加了一個低通極點，可以對不需要的雜散噪聲進行衰減。常用的三階環路濾波器如圖4的(a)、(b)所示。

圖4 三階有源環路濾波器電路圖

經分析可得，圖4中二種形式的三階有源環路濾波器的傳遞函數均為:

鎖相環開環環路傳遞函數:

將s=jw代入上式，則鎖相環開環環路頻率響應函數為:

從(18)式可得鎖相環開環環路傳遞函數的相位裕度為:

求相位裕度對w的微分，并令dφ/dw=0，可求出對應最大相位裕度的環路帶寬wc。

令 τ3= τ1·T31

其中T31為τ3和τ1的比值，對于有源環路濾波器常取值2.5。確定環路帶寬wc和相位裕度 φc后，由式［5］(21)～(23)可求得 τ1、τ2和 τ3的值。

求得τ1、τ2和τ3的值后，根據VCO控制電壓，確定A=1+R4/R3的值，再由式(24)～(29)可得環路濾波器的參數。

為了使鎖相環的整體性能達到最佳，應該選擇合適的相位裕度、環路帶寬，并通過這些參數來確定環路濾波器的具體數值。

相位裕度和系統的穩定性密切相關，一般選擇在40°～55°之間。理論上相位裕度為48°的時候有最小的鎖定時間，50°的相位裕度有最小的RMS相位誤差［6］。更大的相位裕度能夠減小環路濾波器的峰值響應，但是增加了鎖定時間。

環路帶寬是環路濾波器最重要的參數，如果選擇的環路帶寬太小會改善參考雜散和RMS相位誤差，但是卻增加鎖定時間;選擇的環路帶寬太大將會改善鎖定時間，但會增加參考雜散和RMS相位誤差，因此選擇的環路帶寬既要滿足鎖定時間的要求，又要選擇一個頻率使PLL噪聲等于VCO噪聲，從而使RMS相位誤差設計最佳?？紤]設計使參考雜散最小，環路帶寬越小，雜散越低。

3 Chirp超寬帶信號源的有源環路濾波器設計與實現

本設計目標是產生中心頻率是640 MHz，帶寬是160 MHz，即560 MHz～720 MHz的Chirp超寬帶信號，分數比為25%，T為1 μs。采用結合DDS和PLL技術來構建Chirp超寬帶源，首先通過外部控制DDS產生70 MHz～90 MHz的線性調頻信號，然后通過鎖相環進行8倍頻得到Chirp超寬帶信號。VCO選用的是V637ME02－LF，它的調控電壓范圍是0.5 V～10 V，相應的560 MHz～720 MHz的Chirp超寬帶信號調控電壓范圍是3 V～6.5 V。由于VCO的控制電壓較高，設計時采用有源環路濾波器。

本設計的鎖相環為寬帶跟蹤環，指標是環路帶寬2 MHz，相位裕度48°，分頻比為8，電荷泵電流4 mA，A=4。利用上述方法設計的三階有源濾波器用于該鎖相環，元件參數值如表1所示。

表1 三階有源濾波器的元件參數值

用Agilent公司的ADS軟件進行系統仿真，如圖5和圖6所示，該電荷泵鎖相環的環路帶寬為1.995 MHz，相位裕度47.965°?？梢姺抡娼Y果與設計指標比較接近，證明這個3階有源環路濾波器的設計方法是可行的。

經過實驗，在安捷倫頻譜儀E4440A中測得DDS輸出信號頻譜和Chirp超寬帶信號頻譜。DDS輸出信號的頻譜范圍為70 MHz～90 MHz，掃頻帶寬為20 MHz。Chirp超寬帶信號頻譜范圍為560 MHz～720 MHz，掃頻帶寬為160 MHz。信號源的輸出信號頻譜質量好，頻帶內譜線比較平坦，波動范圍小，這得益于鎖相環工作良好，因此設計的3階有源環路濾波器是符合要求的。

圖5 4階鎖相環的開環和閉環頻率響應圖

圖6 4階鎖相環的開環波特圖

4 結束語

電荷泵鎖相環以其優越的性能被廣泛地研究與應用，本文在分析電荷泵鎖相環基本原理的基礎上，根據系統對環路帶寬和相位裕度等指標的要求，論述了二階有源環路濾波器的基本設計方法，并進一步討論了三階有源環路濾波器的設計方法，以具體實例分析計算出三階有源低通濾波器環路參數。最后，并且利用Agilent公司的ADS軟件進行了由此組成的電荷泵鎖相環的性能仿真，給出了鎖相環的頻率響應曲線。實驗結果表明，鎖相環工作良好，所設計的3階有源環路濾波器達到了預期的結果。

［1］Gardner F M.Phase Lock Techniques［M］.3rd Edition.北京:人民郵電出版社，2007:228－236.

［2］張闕盛，鄭繼禹，萬心平.鎖相技術［M］.西安:西安電子科技大學出版社，1994.

［3］鄭繼禹，林基明.同步理論與技術［M］.北京:電子工業出版社，2003:21－47.

［4］Best R E.Phase － Locked Loops Design，Simulation，and Applications［M］.北京:清華大學出版社，2007:141 －146.

［5］Dean Banerjee.PLL Performance Simulation and Design［M］.4th Edition.New York:National Semiconductor，2006:170－178.

［6］高佩艷，丁恩杰.鎖相環環路濾波器部分設計分析［C］.中國煤炭學會自動化專業委員會學術會議論文集，2006.