基于FPGA的OFDM基帶發送系統設計與實現

崔麗珍，樊曉冬，劉乃君，趙曉燕

(內蒙古科技大學信息工程學院，內蒙古 包頭 014010)

近年來，由于現代科學和信息技術的飛速發展，可編程邏輯器件尤其是現場可編程門陣列(Field Programmable Gate Array，FPGA)得到了廣泛應用，并使得單片系統(System On Chip，SOC)成為可能。作為下一代通信系統核心技術之一的正交頻分復用(Orthogonal Frequency Division Multiplexing，OFDM)技術[1－3]，以其獨特的抗衰落、抗載波間干擾(Inter Carrier Interference，ICI)、抗符號間干擾(Inter Symbol Interference，ISI)以及頻譜利用率高等優點成為當今無線通信技術研究的熱點。

本文基于IEEE 802.11a無線局域網協議架構，設計了OFDM基帶發送系統，利用Xilinx Simulator仿真工具進行了軟件仿真，并利用Xilinx Chipscope Pro在線邏輯分析軟件在Xilinx Virtex－5高性能FPGA開發平臺上進行了板級調試，OFDM基帶發送系統在FPGA平臺上得到了正確的實現。

1 系統架構與參數分析

整個OFDM基帶發送系統采用自頂向下的模塊化設計思想，將其劃分為各個功能獨立的子模塊來實現系統構建，其架構如圖1所示。

圖1 OFDM系統架構

擾碼后的數據經過編碼、交織，進行16QAM映射，得到頻域數據。經過插入導頻和快速傅立葉變換處理后將數據的頻譜變換到時域上。變換后的數據再經并串變換、循環前綴處理后得到一個完整的數據幀，接著再經D/A變換為模擬信號后送入信道傳輸。

根據IEEE 802.11a協議規定，OFDM基帶發送系統的主要參數如表1所示。由于保護間隔為800 ns，數據速率為36 Mbit/s，選擇OFDM符號周期長度為5倍的保護間隔，即4 μs，那么子載波間隔為 1/[(4 － 0.8)μs]=312.5 kHz，1個OFDM符號需要傳送的比特數是144 bit。如果數據速率要達到36 Mbit/s，同時采用16QAM調制方式和3/4的碼率，所以每個子載波需要攜帶3 bit信息，則子載波數為144 bit/3 bit=48個。

表1 IEEE 802.11a WLAN PHY層標準主要參數

2 系統設計與實現

2.1 時鐘單元設計

時鐘源部分采用Xilinx公司提供的數字時鐘管理單元(Digital Clock Management，DCM)產生所需要的各種時鐘源信號。利用Xilinx Virtex－5 FPGA硬件平臺的100 MHz的板上時鐘提供時鐘輸入信號，經過DCM的分頻、倍頻產生20 MHz，40 MHz，60 MHz，80 MHz的時鐘。

2.2 控制單元設計

控制單元是整個基帶發送系統的大腦，主要提供各個處理模塊所需的各種數據和請求復位以及啟動信號，數據在控制單元的控制下，由時鐘驅動，進入基帶發送系統。

2.3 訓練序列設計

根據IEEE 802.11a協議規定，短、長訓練序列構成了一幀數據的幀頭。其中，短訓練序列包含了10個周期重復的短訓練符合，共8 μs;而長訓練序列包含了2個有效OFDM 符號長度，共6.4 μs，再加上1 個 1.6 μs 的長型保護間隔，共 8 μs。

由于訓練序列是接收機已知的確定性數據，經過IFFT變換后依然是確定性數據，所以，在設計的具體實現過程中利用MATLAB將短訓練序列的頻域數據送入IFFT處理，然后得到時域數據，再經過量化處理生成字節位寬的二進制有符號數據。其原理如圖2所示。

圖2 訓練序列原理圖

對于短訓練序列而言，采用的時鐘是20 MHz，每個短訓練符號是0.8 μs，所以每個短訓練符號包含16個數據，計數器模設定為16;對于長訓練序列，同樣采用20 MHz時鐘，每個長訓練符號是3.2 μs，所以每個長訓練符號包含64個數據，計數器模設定為64。

2.4 糾錯編碼設計

根據IEEE 802.11a協議的規定，卷積編碼使用的生成多項式為(1338，1718)，信號域字段碼率為1/2，數據域字段在進行刪余后，碼率為3/4。卷積碼原理如圖3所示。

圖3 卷積編碼原理圖

對于信號域字段，信號在20 MHz的時鐘驅動下，數據按位依次存入移位寄存器中，并在每個時鐘上升沿依次向右移1位，并通過模2加法器的不同連接進行輸出，輸出的2位總線型數據以40 MHz的輸出時鐘，通過并串轉換，轉換成非總線型數據形成最終的輸出。數據域和信號域最大的區別是，它的輸入時鐘為60 MHz，在進行3/4碼率的刪余處理后以80 MHz時鐘將數據輸出。

2.5 交織設計

對數據進行交織處理的目的是使突發錯誤在時間上分散為隨機錯誤，以便在接收端利用前向糾錯技術糾正誤碼，恢復原消息。

硬件實現時，利用Xilinx FPGA內集成的Dual Port RAM作為整個模塊的核心處理部分。這里采用乒乓操作的方法，對于信號域數據設置其交織深度為92，數據域設置為384，這樣就實現了對數據流的連續處理。對于RAM，采用亂序寫入，順序讀出，即比特流按照交織后的順序寫入到RAM中，而后再依次讀出。交織模塊原理圖如圖4所示。

圖4 交織模塊原理圖

2.6 映射設計

對于信號域數據而言，它采用BPSK的調制方式。BPSK映射是二進制相位鍵控的矢量調制方式，它將輸入比特映射到一個復平面上，形成復數調制符號。BPSK映射在復平面中共有兩個樣點，共表示兩種矢量狀態。

數據域采用了更為高效的16QAM映射[4]調制方式，能得到更高的頻譜效率，且具有抗噪聲能力強等優點，因此得到了廣泛的應用。

2.7 導頻設計

在通過訓練序列對信道進行補償后，仍然會存在一定的頻率偏移，這將直接導致子載波的相位發生偏轉，嚴重影響系統性能。OFDM符號利用4個子載波傳遞導頻信息，以保證在存在相位噪聲和頻率漂移的情況下進行可靠的相干檢測處理，這4個子載波由二進制偽隨機碼序列經過BPSK調制而來，序號分別是 －21，－7，7，21。把經過BPSK和16QAM調制后的復數數據流每48個分為一組，對應一個OFDM符號，再把這些符號映射到序號為－26～26(除了 －21，－7，7，21)的子載波上。

導頻插入模塊的硬件原理圖如圖5所示。其中dpi_in為輸入數據端口，dpi_rdy為輸出有效指示，dpi_out為輸出數據端口，index為輸入數據標號，它通過查找表模塊進行變換生成RAM的寫地址，輸入計數從0～47進行映射，中間插入4個導頻符號，為52個子載波。由于導頻插入模塊的輸出為IFFT模塊的輸入，因此需要一個模為64的計數器以生成輸出地址。

圖5 導頻插入原理圖

2.8 IFFT 設計

IFFT是一種高效的數字調制技術，它可以產生相互正交的子載波，把基帶發送數據加載上去。和傳統的頻分復用(Frequency Division Multiplexing，FDM)相比，IFFT 調制技術占用的頻帶更窄，節約了寶貴的頻譜資源。

在OFDM基帶發送處理器的設計中，利用Xilinx FFT硬核實現數據調制，有效降低了硬件實現的復雜度，大大縮短了設計的周期。

2.9 循環前綴和加窗設計

循環前綴是OFDM系統的一個重要特色。眾所周知，OFDM技術對抗多徑時延擴展的能力很強。一般情況下，在相鄰的OFDM符號之間插入一段保護間隔可以有效地消除符號間干擾[5－6]，前提是時延擴展長度小于插入的保護間隔長度，這樣多徑時延擴展就不會對下一個OFDM符號造成干擾。在這段時間里可以不傳輸任何信號，但OFDM各個子載波之間的正交性會遭到嚴重破壞，導致載波間的相互干擾。為了使OFDM符號在帶外的功率譜密度下降得更快，往往還需要對數據進行加窗處理。

具體實現時，使用2個地址空間為64的RAM來存儲數據，地址信號由上一級模塊的輸出數據標號提供。加循環前綴的方法是將上一級模塊輸出的64個復數數據中的后16個數據加到樣值前，形成80個數據。加窗處理要求每個OFDM符號最后多輸出一個數據，該數據依然滿足周期性要求。

2.10 系統總體實現

在對各個子模塊構建以后，需要對整個OFDM基帶發送系統進行構建，其框圖如圖6所示。具體方法是在頂層模塊中對各個底層子模塊進行例化，并進行聯合仿真測試。

圖6 系統框圖

經過Xilinx XST綜合器綜合后，得到RTL級結構圖，如圖7所示。利用Xilinx Simulator對工程進行仿真，結果如圖8所示。

圖7 系統RTL級結構(截圖)

圖8 系統仿真(截圖)

對工程文件進行綜合，利用PlanAhead對信號進行管腳約束，并實現、生成比特流文件，將其下載至Virtex－5 FPGA開發板中，利用在線邏輯分析儀Chipscope Pro對輸出信號監視，其硬件仿真波形如圖9所示。

圖9 硬件仿真波形(截圖)

從硬件仿真圖中可以看出，各輸出信號的硬件測試結果與圖9的時序仿真的輸出值一致，基于FPGA的OFDM基帶發送系統在FPGA上得到了正確實現。

3 結束語

由于OFDM技術自身的獨特優勢，它在寬帶無線接入、B3G、UWB、無線WiMAX城域網、無線WiFi局域網等眾多領域得到了廣泛的應用。總之，OFDM作為無線接入系統的基本實現技術，已經成為人們未來解決高速數據在無線信道中傳輸問題的重要方案。本文結合了IEEE 802.11a無線局域網協議，利用當今數字電路設計中最為流行的SOPC設計技術，以Xilinx高端系列FPGA為硬件載體，在單個可編程FPGA芯片上實現了基于FPGA的OFDM基帶發送系統。并經軟件仿真和硬件測試，驗證了設計的正確性，為進一步提高OFDM系統性能提供了優良的設計和實現方法。

[1]郭繼經，李曉飛，張國棟.IEEE802.11a的OFDM基帶調制的FPGA實現[J].電視技術，2010，34(S1):90－93.

[2]WANG Peng，WU Xianli.WiFi and WiMax optimization design of transmission and application[C]//Proc.International Conference on Applied Physics and Industrial Engineering 2012.[S.l.]:Elsevier B.V.，2012:1694－1700.

[3]KONHAEUSER W.Broadband wireless access solutions－progressive challenges and potential value of next generation mobile networks[J].Wireless Personal Communications，2006，37(3/4):243－259.

[4]趙秋明，劉海溶，翟江輝.基于FPGA的全數字高階QAM載波同步設計[J].電視技術，2011，35(21):62－65.

[5]KUMAR A，PANDEY R.A bandwidth－efficient method for cancellation of ICI in OFDM systems[J].International Journal of Electronics and Communications，2009，63(7):569－575.

[6]LONG Yi，KUANG Linling，LU Jianhua.Precoded OFDM system for ICI mitigation over time－frequency selective fading channels[J].Tsinghua Science and Technology，2009(4):206－211.