基于自適應FIR濾波器的抗干擾ASIC設計

張 琦

（中國電子科技集團公司第二十研究所 陜西 西安 710068）

1 自適應濾波器原理

自適應濾波器是一種能自我調節的數字濾波器。它能根據輸入信號的變化相應變化，能夠根據輸入信號的不同產生不同的輸出值，再將輸出與理想信號相比較，采用某種判據在檢測中不斷的遞歸更新權系數值，以逐步逼近某一最優處理結果。本文采用的自適應濾波器是利用維納濾波器橫向結構FIR實現自適應濾波的，利用測量值給K個抽頭的橫向濾波器自適應地配上抽頭系數，這些權值使輸出誤差最小。其數學模型如下：

其中 x(n)為自適應濾波器的輸入，w(n)為自適應濾波器加權值，y(n)為自適應濾波器的輸出。

2 基于LMS自適應算法的FIR濾波器設計及仿真

最常用的自適應算法是最小均方誤差算法，即LMS算法。LMS算法是一種易于實現、性能穩定、應用廣泛的算法。LMS算法的目標是通過調整系數，使輸出誤差序列的均方值最小化并且根據這個判據來修改權系數。

圖1 LMS自適應FIR濾波器算法實現框圖

權系數的迭代公式為：

下圖給出了采用此種方法對窄帶干擾的自適應濾波的仿真結果。

圖2 抗干擾處理前后信號頻譜比對

信噪比為-20dB，信干比為-40dB。圖2給出了抗干擾處理前信號頻譜和經抗時域干擾處理后的信號頻譜，在載波頻率上有較強的單頻干擾。經濾波后可見明顯的濾波效果。

3 抗干擾芯片的ASIC實現

圖3 物理綜合結果

圖4 靜態時序分析結果

基于此算法可設計針對窄帶干擾的抗干擾芯片。VLSI實現采用Top2Down的設計方法,對系統整體和各模塊用Verilog硬件描述語言設計。用ModelSim軟件仿真,并在Altera StratixII器件EP3C120C3上通過FPGA功能驗證。采用SMIC0.18μm CMOS標準單元庫進行電路綜合實現,6層金屬布線,綜合優化結果表明,該電路規模為200萬門。邏輯綜合和靜態時序分析應用前文介紹的綜合與約束策略,使用工具DC和PrimeTime成功完成了物理綜合并驗證了芯片時序。圖2和圖3是綜合和時序分析的結果，可以看出路徑時間余量為正值,滿足時序分析要求。

圖5 ASIC芯片物理版圖

4 結語

通過MATLAB軟件仿真的結果驗證了采用LMS自適應濾波算法對窄帶干擾抑制效果明顯。且相對于傳統的傅立葉變換等方式，在ASIC實現上可在相同頻率得到更小的面積，更利于工程設計，現在該芯片已經成功流片。

［1］[英]Paulo S.R.Diniz電子工業出版社 第二版,48-50.

［2］BHATNAGAR H.Advanced ASIC chip synthesis using synopsys design compiler and primetime(second edition)[M].Dordrecht:Kluwer Academic Publishers,2002:2612265.

［3］Synopsys.Primetime user guide(Fundamentals)[K].Synopsys Online Documentation,2003,1:13217.

［4］Synopsys.DesignComplier user guide(Fundamentals)[K].Synopsys Online Documentation,2003,1:13219.