對數字系統高速信號的分析與研究

張 輝，范一心

0 引言

隨著信息速率的日益增加，信號的速率也越來越快，而隨著信號速率的增加，信號完整性問題變得日益突出，這是在以往低速信號設計中很少發生的問題。信號完整性（Signal Integrity,簡稱SI）是指在信號線上的信號質量，即實際傳輸信號與理想信號的一致性。當電路中信號能以要求的時序、持續時間和電壓幅度到達接收芯片管腳時，該電路就有很好的信號完整性。當信號不能正常響應或者信號質量不能使系統長期穩定工作時，就出現了信號完整性問題。因此硬件設計工程師也會越發感覺到信號完整性是阻礙研發進度的一個重要問題。那么這個問題如何產生的，如何在設計之初就能有效地解決呢？是本文研究的重點。

1 傳輸線的損耗

1.1 高速數字設計和低速數字設計相比，最大差異在于無源元件的行為。這些無源元件，包括導線、電路板、集成電路的封裝和電路板上的過孔等等在低速電路中，無源電路元件僅有封裝部分對電路造成部分的影響。在高速電路中，所有無源電路元件都影響電路的性能。高速信號在單板上主要受到傳輸線的 R、L、G、C分布參數、介質損耗、透入深度、趨膚效應等的影響。使經過傳輸線的信號出現頻率選擇性衰弱，即信號的高頻能量衰減較大，低頻部分衰減較小。有損傳輸線的分布參數R，L，G，C參數在高頻時絕不能忽略，同時由于電壓為減幅波，隨著傳輸線其能量會衰減，幅值降低。傳輸線的模型，如圖1所示：

圖1 有損傳輸線模型

1.2 趨膚效應：交變電流(AC)通過導體時,由于感應作用引起導體截面上電流分布不均勻,愈近導體表面電流密度越大.這種現象稱為”趨膚效應”.趨膚效應使導體的有效電阻增加.頻率越高,趨膚效應越顯著.當頻率很高的電流通過導線時,可以認為電流只在導線表面上很薄的一層中流過,這等效于導線的截面減小,電阻增大。

1.3 介質損耗：是信號發生損耗的一個重要的因素，通用的介質為 FR4材料。介質材料不是絕緣體，存在一定的電阻，通常用電導率或電阻率表示。因此信號通過它時有漏電流。在高頻時電導率隨著頻率的升高而提高。

1.4 透入深度：也是一個重要的因素，電磁波從導體表面向導體內部傳播，經過一段距離后，其值衰減到表面值的（%），這段距離稱為該導體的透入深度。由于電磁波在導體中有一定的透入深度，在導體內部電場及磁場分布不均，愈深入導體內部，場能量愈小，即場的分布比較集中在導體表面附近，稱為趨膚效應。趨膚效應是由電流流經最低阻抗路徑的要求促成的，而在高頻段，路徑的阻抗主要有回路的電感決定。這種機理，也驅使電流在返回路徑中重新分布并隨著頻率而變化。直流時，分布在整個返回平面上。高頻段，在趨膚效應的制約下，返回路徑的電流將集中分布在靠近信號路徑的表面上；這樣可以使回路電感最小。

由于傳輸線以上的特性，有損傳輸線類似一個低通濾波器，它對低頻信號的能量衰減較小，對高頻信號能量的衰減較大。一個矩形脈沖信號經過有損傳輸線后的結果，如圖2所示：

圖2 矩形脈沖經過有損傳輸線

在高速信號傳輸中，信號的高頻分量衰減要比低頻分量的衰減大很多，傳輸線路表現出來的特性，像一個低通濾波器。

2 高速信號傳輸畸變

2.1 由于當前工藝水平越來越高，信號速率高于5Gbps的信號標準已經越來越多，如PCIE2.0達到5Gbps，8Gbps的PCIE3.0標準的推出；USB3.0達到5Gbps，SATAIII達到6Gbps等等。信號速率的進一步提高，對電路設計工程師也提出了更多嚴格的要求, 而且是每個高速信號在滿足要求之外，還需要較大的余量，以確保高速信號乃至整個系統的高可靠性。

速率達到Gbps高速設計中，最常見的問題通常會是眼圖不好、抖動過大等等。眼圖,就是示波器屏幕上所顯示的數字通信符號,由許多波形部分重疊形成,其形狀類似”眼”的圖形.眼睛大表示系統傳輸性能好，接收端芯片管腳處眼圖很差,抖動成分很復雜，如圖3所示：

圖3 高速信號接收端測試

2.2 在數高于2.5Gbps比特率的串行數據傳輸系統中，信號經過PCB長距離傳輸線、連接器、過孔、到達接收芯片引腳的測試點時，信號已經嚴重衰減。

在高速serdes系統中， PCB的長距離傳輸線、連接器、過孔的阻抗不連續等因素，對信號造成很大衰耗，比如6.25Gb/s的信號在FR4上走25英寸或者更遠之后的眼圖已經無法張開。在一個實際的交換板的設計研發過程中，PCB單板的結構尺寸較大，在項目研發初期沒有充分考慮到信號的SI問題，單板上的3.125Gbps的高速串行信號的走線長度在10700mil—17000mil(1mm=39.37mil)之間，再后來的實際測試中發現，當傳輸線長度約為 15000mil時，在接收端的測試到的信號，在上升沿處衰減較大（信號的高頻能量較多），信號嚴重觸及眼圖模板。實際的系統級聯測試中，誤碼率較大，整個系統無法正常工作。

高速背板互聯系統進行測試，信號經過連接器和背板，走線長度約為40000mi，如圖4所示：

圖4 高速互聯系統

2.2.1 發送端信號波形和眼圖，信號波形，如圖5所示：

圖5 發送端信號波形

眼圖質量很好，如圖6所示：

圖6 發送端眼圖

2.2.2 接收端信號波形和眼圖，信號波形：

信號經過背板和連接器，到達接收端，信號變差，眼圖變小，如圖7、圖8所示：

圖7 接收端信號波形

圖8 接收端眼圖

3 畸變信號的處理

隨著信號速率的增加，高速信號的趨膚效應和傳輸線的介質損耗，使信號在傳輸過程中受損很大，為了在接收終端能得到比較好的波形，就需要對受損的信號進行補償、處理。

在高速信號傳輸中，信號的高頻分量衰減，要比低頻分量的衰減大很多，傳輸線路表現出來的特性，像一個低通濾波器，如圖9所示：

圖9 傳輸線路特性圖

3.1 預加重 (Pre-emphasis)：

前面已經介紹過了，信號傳輸線表現出來的是低通濾波特性，傳輸過程中信號的高頻成分衰減大，低頻成分衰減少。預加重技術的思想，就是在傳輸線的始端增強信號的高頻成分，以補償高頻分量在傳輸過程中的過大衰減。信號頻率的高低，主要是由信號電平變化的速度決定的，所以信號的高頻分量主要出現在信號的上升沿和下降沿處，預加重技術，就是增強信號上升沿和下降沿處的幅度，如圖10所示：

圖10 預加重示意圖

3.2 去加重(De-emphasis)：

去加重技術的思想跟預加重技術有點類似，只是實現方法有點不同，預加重是增加信號上升沿和下降沿處的幅度，其它地方幅度不變；而去加重是保持信號上升沿和下降沿處的幅度不變，其他地方信號減弱。如圖11所示：

圖11 去加重示意圖

去加重補償后的信號擺渡比預加重補償后的信號擺幅小，眼圖高度低，功耗小，EMC輻射小。

3.3 均衡器

前面介紹的預加重和去加重能很好地補償信號，在傳輸過程中的損耗，改善信號質量，但是預加重和去加重技術也存在一些缺陷，比如當線路上存在串擾時，預加重和去加重會將高頻串擾分量放大，增大串擾的危害。為了彌補預加重和去加重技術的缺陷，后來就出現了均衡技術。跟預加重和去加重不同，均衡技術在信號的接收端使用，它的特性相當于一個低通濾波器，高頻分量會損耗很大，正好可以濾除高頻串擾。其原理，如圖12所示：

圖12 均衡技術原理圖

均衡器實際上是一個低通濾波器，一個簡單的低通濾波器，即均衡器，如圖13所示：

圖13 均衡器等效圖

4 工程上的設計與驗證

PERICOM的PI2EQX系列采用預加重,去加重和均衡技術的 re-driver芯片，可以改善高速信號的長距離傳輸,而且也可以從長距離的走線或者線纜上，恢復發送的失真信號.那么下面我們用PERICOM的PI2EQX4402來驗證信號在傳輸線路中的改善、補償技術去加重，均衡技術的pi2eqx4402結構圖，如圖14所示：

圖14 均衡技術的pi2eqx4402 結構圖

PI2EQX4402 PCI Express x16 支持 60’trace 長度的圖形應用系統測試板，如圖15所示：

圖15 圖形應用測試板系統

圖16 系統測試時6000mil末端量測的眼圖

這個系統測試板使用了 pi2eqx4402re-driver芯片支持PCI Express x16圖形系統總共60000mil走線長度， SigTest 2.0軟件和PCI-SIG的測試制具得到的測試結果眼圖，如圖16所示：

可見長距離傳輸后,信號保持了完整性。

下面我們用pi2eqx4402應用來驗證去加重,和均衡技術對信號傳輸質量的改善效果, 測試原理，如圖17所示：

圖17 測試原理圖

PI2EQX4402測試板上 input trace 長度是 35000mil,output trace長度是1900mil，當從輸入端輸入安捷倫圖形發生器產生的雜亂信號，如圖18所示：

圖18 基于PERICOM 的PI2EQX4402測試板

在TP1&TP2測試點可以量測到雜亂的眼圖，當信號經過PI2EQX4402 re-driver時，經過7.5db的均衡技術處理，信號被得到很好的恢復，如圖19所示：

圖19 圖形發生器產生的雜亂眼圖

從PCI-SIG網站下載了SigTest 2.0軟件，用這個軟件測量得到，如圖20所示：

圖20 經過PI2EQX4402均衡過的眼圖

從以上測試結果可以看出，高速信號在傳輸過程中的幾種技術處理方式，對提高高速信號的質量非常有用.大大減輕了工程師們在系統設計時的設計難度，加快設計進度;大大增加了系統的穩定性和可靠性。

5 結論

高速信號電路設計非常復雜，在設計過程中，高速電路產生的傳輸線效應和信號完整性，及干擾，衰減問題經常會導致設計的最終失敗或者無法正常工作。因此對于高速信號的處理研究，顯的非常必要和重要。處理好高速信號傳輸中的問題，對優秀的工程師來說是個關鍵的問題。也是整個系統能否穩定，可靠運行的基礎。因此，在系統設計之初，一定要保證好高速信號的完整與有序準確性。

[1]陳偉,周鵬. 高速電路信號完整性分析與設計.[M]北京; .電子工業出版社 2009 年5月

[2]鄧豹，王文智，張靜。基于某高速信號處理模塊的信號完整性設計方法[j]航空計算技術2010 年40卷（2）期

[3]Dennis Derickson,Marcus Muller. Digital Communications Test and Measurement: High-speed physical Layer Characterization .[j]Prentice Hall PTR, April 29,2011

[4]Stephen H. Hall,Howard L. Heck. Advanced signal integrity for high-speed digital designs.[C]John Wiley &Sons, 2009