核電多樣性驅動系統硬件設計

楊 燁

(上海自動化儀表股份有限公司技術中心，上海 200072)

0 引言

在AP1000核電站控制系統中，根據不同的核安全分級，采用安全級和非安全級兩個不同的平臺實現安全控制功能。安全級平臺即保護和安全檢測系統(protection and safety monitoring system，PMS)，實現反應堆保護系統的功能;非安全級平臺即電廠控制系統(plant control system，PLS)，實現核島/常規島/電廠配套設施 (balance of plant，BoP)大多數的控制功能。將這些可能受到共因故障影響的安全功能組合在一起，就組成了多樣性驅動系統 (diverse actuation system，DAS)。DAS是獨立于這兩個平臺外的一個孤立系統。當保護和安全檢測系統出現概率極低的共因故障時，DAS系統用來觸發反應堆緊急停堆和汽輪機停機，降低堆芯熔化和安全殼超壓的概率。

本文介紹了上海自動化儀表股份有限公司技術中心研發的DAS系統主要模塊的硬件設計。在開發過程中，選用現場可編程門陣列(field programmable gate array，FPGA)實現從模擬信號采集到繼電器輸出等一系列功能，避免了軟件V＆V認證，大大加快了開發進度。由FPGA硬件搭建的系統具有響應速度快、采樣精度高和抗干擾能力強等優點，是當今國際上功能安全系統設計的主流方案。

1 產品工作原理及系統概述

由于DAS系統是保護和安全檢測系統PMS和電廠控制系統PLS的備用性系統，因此它采用不同于PMS和PLS軟硬件結構，這也是AP1000核電站控制系統在提高安全性措施方面除了非能動設計以外的一項重要措施［1］。

保護和安全檢測系統(PMS)采用Emerson Ovation系統，基于英特爾X86/Pentium硬件平臺，操作系統選用 VxWorks，C語言編程，Emerson Control Builder software軟件平臺。控制系統(PLS)采用ABB AC160系統，摩托羅拉68系列硬件平臺，VRTX開發系統，AMPL語言，ABB Function Chart Builder software軟件平臺。而DAS系統是一個完全基于硬件的系統，沒有軟件控制，主芯片采用 FPGA［2］，硬件描述語言選用VHDL。雖然多樣性驅動系統執行的是安全功能，但是它本身仍屬于非安全級。

一個典型的DAS系統包括儀表柜中的8塊調理模塊和對應的通信模塊、數據處理柜中的8塊定值模塊和對應的通信模塊、若干本地顯示模塊和遠程顯示模塊以及工程師站。DAS系統結構圖如圖1所示。

圖1 DAS系統結構圖Fig.1 Structure of DAS

DAS系統采用單通道輸入，共包含16個模擬信號輸入。輸入信號如表1所示。

表1 DAS系統輸入信號Tab.1 Input signals of DAS

儀表柜部分主要負責輸入信號處理、顯示和通信等功能。其中，調理模塊接收探測器信號(包括4～20 mA電流、1～5 V電壓、TC、RTD信號);對輸入信號進行必要的隔離、濾波和A/D轉換等處理，轉換成工程量值后，既可通過RS-485串口分別傳送至本地顯示模塊和通信模塊，又可通過光纖傳送至定值模塊和遠程顯示模塊。

數據處理柜主要由定值模塊和通信模塊組成。定值模塊分別接收來自調理模塊和通信模塊的信號，并將這兩個信號進行比較。比較結果經過必要的延時和邏輯處理后，驅動專設安全設施(engineered safety features，ESF)，緩解事故工況。同時，定值以及定值狀態等信息也被送到通信模塊中，經由適當的隔離、調理等處理后，通過通信口送到工程師站。通信模塊與定值模塊或者調理模塊之間通過RS-485串口實現點對點連接，與工程師站之間通過以太網相連接。

工程師站主要負責DAS系統的組態和監控兩大功能:配置調整定值模塊的比較值并下發到相應的通信卡，接收調理模塊和定值模塊上傳的數據，監控定值狀態。

2 各模塊概述

2.1 調理模塊

調理模塊的主要功能是將輸入的模擬信號轉換為數字信號并發送到其他模塊，硬件設計中采用的模數轉換芯片是ADI公司的AD7792。AD7792為∑-Δ結構［3］，采用SPI串口通信方式，考慮到模擬信號輸入精度和穩定性，采樣有效位數選擇16位，采樣周期為20 ms。調理模塊上的FPGA是Altera公司 CycloneII系列的EP2C5，FBGA256封裝。根據輸入的模擬信號類型的不同，調理模塊可以分為三大類:電流/電壓型調理模塊、RTD型調理模塊和TC型調理模塊。電流/電壓型調理模塊可以接收4～20 mA的電流信號和1～5 V的電壓信號，采樣輸入精度達到量程范圍的0.1%。RTD型調理模塊可以接收Pt100和Cu50的三線制熱電阻信號，采樣輸入精度分別為0.1%和0.3%。TC型調理模塊可以接收T、K、E、N型熱電偶信號，帶冷端補償功能和斷路檢測功能，采樣輸入精度分別為0.2%和0.3%。調理模塊基本工作原理框圖如圖2所示。

圖2 調理模塊原理圖Fig.2 Principle of the conditioning module

圖2中，各類型的模擬信號進入調理模塊，經預處理和AD7792芯片，轉換出32位原始碼值，再通過SPI串行通信協議，進入FPGA。在FPGA中，原始碼值首先通過碼值轉換模塊轉換為補碼形式，同時將Flash中存儲的標定系數k、b和量程轉換系數A、B讀出，通過兩次kx+b的線性處理，把補碼形式的原始碼值轉換成2字節整數位和1字節小數點位的定點數工程量值信號。這3個字節的數據再經UART發送模塊輸出:一路通過光電轉換模塊，以光纖為媒介送往定值模塊，稱之為安全通道;另一路通過RS-485驅動芯片，以雙絞線為媒介送往本地顯示模塊和通信模塊［4］，稱之為非安全通道。在調試模式下，調理模塊可以通過RS-485接收通信模塊發出的標定系數和量程轉換系數，并寫入Flash。當調理模塊斷電后再次上電啟動時，可以直接從Flash中讀出這些參數并進行運算。

SPI收發模塊采用狀態機設計［5］。FPGA作為主端，AD7792作為從端，即FPGA向AD7792輸出數據線Dout、時鐘線 sclk和片選線 ssel，AD7792向 FPGA輸入數據線Din。SPI收發模塊主要包括波特率發生器(baud.v)、發送模塊(transfer.v)和接收模塊(receive.v)三部分。

波特率發生器通過計數器，將主時鐘24 MHz分頻為12 MHz，作為發送模塊和接收模塊的時鐘。如果需要降低SPI串口通信的波特率，只需要修改分頻參數即可;如果需要提高SPI串口通信的波特率，可以利用FPGA內部的PLL資源提高時鐘頻率。在發送模塊和接收模塊內部還有1個16位的計數器，用于限定輸出1位數據的時間長度。因此，輸出或者輸入的串行數據每一位的寬度為 1.33 μs，波特率為750 kbit/s［6］。

發送模塊本質上是一個并轉串的移位寄存器，初始化完成后FPGA向AD7792傳送的SPI信號線Dout、sclk和ssel都為高電平。當開始發送數據時，第1個時鐘周期先將ssel拉低;第2到第9個時鐘周期依次將待輸出的8位數據線輸出到Dout，同時輸出8個周期的sclk;第10個時鐘周期將ssel拉高，結束一幀數據的發送。

接收模塊和發送模塊的原理基本類似，只不過數據方向是從Din到內部數據輸入緩存區。此外，開始接收每一位的數據之前必須先預留半個時鐘周期的時間，使得讀取數據的時間在數據位的中間，保證數據的穩定性［7］。

至于UART串行通信收發模塊的設計，由于設計方案比較成熟，在開發過程中參考了一些現有的IP core，僅增加了幀數據發送功能和10 B輸出緩存，且UART收發模塊和SPI收發模塊在設計原理上基本一致，因此，該設計就不做詳細介紹了。FPGA內其余功能模塊，如碼值轉換、線性處理、Flash讀寫等因為設計較為簡單，本文中也不做詳細介紹。

2.2 定值模塊

定值模塊的主要功能是通過光纖或者RS-485接收從調理模塊來的數字信號，并與工程師站下發的定值信號進行帶死區比較處理，通過固態繼電器輸出。其基本工作原理框圖如圖3所示。

圖3 定值模塊原理圖Fig.3 Principle diagram of set-point module

調理模塊處理后的3 B定點數工程量值信號被送入定值模塊，經光纖接收電路后進入FPGA，由UART接收模塊轉換成無小數點的16位工程量PV值。同時，定值模塊從RS-485串口接收由工程師站通過通信模塊發送的設定參數，包括設定值SP和ΔSP、延時參數、旁路參數等。工程師站配置的設定值、延時參數、旁路參數等數據全部寫入Flash。當定值模塊上電后，可以從Flash中讀出這些參數，并進行比較和配置，即使沒有工程師站，也能使定值模塊正常運行。設定值以及各種參數通過UART發送模塊和RS-485回送到通信模塊供工程師站監視用。PV值和SP值可以通過定值卡面板上的選通開關顯示具體數值。

定值模塊中的數據處理是將PV值與SP和ΔSP進行帶死區定值比較，得到Dout信號，并經過必要的延時和旁路選通邏輯后，輸出最終的DO信號給繼電器。由于定制模塊接收到的PV值有電流、電壓和溫度3種工程量類型，所以SP和ΔSP也定義為相應的類型，并且小數點位數相同，以便于比較。定值比較公式如下，其中，PVi為不同時刻采集到的PV值。

將上述公式反映在坐標圖中，則有:①在t0～t1時間段內，PVi≤SP－ΔSP，輸出的 Dout為0(即繼電器輸出沒有動作);②在t1～t2時間段內，SP－ΔSP＜PVi＜SP，輸出的Dout保持不變，仍為0;③在t2～t3時間段內，PVi≥SP，輸出的 Dout為1，即繼電器輸出動作;④在t3～t4時間段內，SP － ΔSP ＜PVi＜SP，輸出的 Dout為保持，即輸出為1;⑤在 t4之后，PVi≤SP － ΔSP，輸出的Dout為0。定值比較曲線如圖4所示。

圖4 定值比較曲線圖Fig.4 Curves of set-point comparison

因為調理卡的種類有電流、電壓、TC、RTD四種，所以圖中所示定值卡采集到的PV工程量值的單位相應有毫安、伏和攝氏度。

在定值模塊的FPGA設計過程中，主要設計了比較、延時和旁路這3部分。由于是定點數，因此比較部分設計相對而言比較簡單，通過直接比較整數部分即可得到Dout結果。延時參數共5 bits，代表從0～31 s的延時長度，而板上主時鐘為24 MHz，所以開發時在FPGA內做了一個較大的計數器，根據延時長度，將Dout延時輸出。如果在延時時間內Dout發生變化，繼電器輸出不會產生變化。

在本設計中，旁路參數包括旁路選擇開關和旁路數據輸出，共2 bits，開發過程中設計了一個二選一的選通器，根據旁路選擇開關的狀態來選擇輸出Dout還是旁路數據。

2.3 通信模塊

通信模塊的主要功能是與調理模塊、定值模塊和工程師站進行通信轉發，其基本工作原理框圖如圖5所示。

圖5 通信模塊原理圖Fig.5 Principle of communication module

通信處理器模塊用來接收定值模塊或者調理模塊發送的定值參數或者工程量值等信息，通過以太網傳送至工程師站［8］，還可以接收工程師站下發的指令，將定值寫入相應的定值模塊，或者將標定系數寫入調理模塊。

通信模塊的FPGA內部設計了1個8通道、每通道10 B的RAM區［9］，將UART接收模塊收到的數據(包括從調理模塊接收到的2 B模擬信號工程量值和1 B小數點位;從定值模塊回讀的SP值和ΔSP值，以及一些延時、旁路選擇等參數)放入RAM區，同時設計了對應8通道的8位狀態標志，MPU通過判斷狀態標志來決定是否讀取該通道數據。

在測試過程中發現，長時間讀取RAM過程中會出現讀數據出錯的現象。為解決該問題，對狀態標志的設計作了改進，即當UART異步串口有新數據更新時，拉高可讀狀態標志，直到MPU讀取過一次數據后，可讀狀態標志自動拉低;如果直到下一次UART串口數據更新時MPU還沒有讀取過數據，那么在下一次UART串口數據開始更新時，主動將可讀狀態標志拉低，更新完成后再拉高。這樣就避免了在一次UART接收周期內MPU讀不到數據或者連讀兩次的情況。改進后經長時間測試表明，MPU能正常讀取各通道數據。

2.4 顯示模塊

顯示模塊將調理模塊輸出的工程量值在本地或者遠程端顯示出來，顯示模塊可通過跳線切換本地顯示模式或者遠程顯示模式。當跳線為本地顯示模式時，顯示模塊接收RS-485的串口通信信號;當跳線為遠程顯示模式時，顯示模塊接收光纖模塊的信號。進入FPGA后的串口數據通過UART接收模塊實現串并轉換，并通過碼值轉換電路，將3 B的定點數轉換成BCD碼，輸出到5個8段數碼管顯示［10］。

受數碼管數量的限制，目前顯示模塊所能顯示的范圍為－19999～+19999。為確保數據的穩定性，電流電壓信號保留2位小數，熱電阻信號保留1位小數，熱電偶信號沒有小數點。

顯示模塊硬件原理框圖如圖6所示。

圖6 顯示模塊硬件原理框圖Fig.6 Principle of the hardware of display module

FPGA內的碼值轉換模塊設計思路如下:首先判斷符號位，正數不做處理，負數則將最高位的“－”點亮;然后處理數據位，將定點數的2 B整數部分除以10，余數就是個位所應顯示的數字，將商再除以10，得到的余數就是十位所應顯示的數字，依此類推，直到萬位;最后判斷小數點字節，應該點亮哪一位的小數點，如果最高位是0，則根據小數點位判斷是否應該舍去0。

3 結束語

核電DAS系統位于核電站控制系統的最后一級，起到保護系統的備用系統作用，因此其設計的可靠性要求非常高。為提升安全等級，DAS系統在安全通道設計方案上采用純硬件構架，選用FPGA代替CPU。

DAS系統主要包括調理模塊、定值模塊、通信模塊和顯示模塊，模塊之間通過光纖或者RS-485串行總線相連。同時，在FPGA設計過程中自主開發了SPI串口通信模塊、原補碼值轉換模塊、kx+b線形轉換模塊、Flash讀寫模塊、UART串口收發模塊、定值比較模塊、BCD碼轉換模塊和8通道×80 bits RAM模塊等。該系統在運行時無需人工干預，可實現實時監控和自動輸出驅動信號等功能。

2010年6月，該系統通過客戶方驗收，交付使用至今，工作情況良好。今后將在此基礎上進一步改進DAS系統功能，提高系統可靠性和抗震性能，為核電控制系統的國產化做出新的貢獻。

［1］李蔚，吳帆，王峰.AP1000全數字化儀控系統安全分析［J］.電力安全技術，2006，8(6):45 －46.

［2］張淑慧，任永忠.AP1000核電廠儀控系統簡介［J］.自動化儀表，2010，31(10):48 －51.

［3］洪志良.模擬集成電路分析與設計［M］.北京:科學出版社，2005:290－291.

［4］趙新民，王祁.智能儀器設計基礎［M］.黑龍江:哈爾濱工業大學出版社，2001:106－108.

［5］薛宏熙，劉素潔，劉寶琴，等.MACH可編程邏輯器件及其開發工具［M］.2版.北京:清華大學出版社，1998:257－264.

［6］張友德，趙志英，涂時亮.單片微型機原理、應用與實驗［M］.上海:復旦大學出版社，2001:134－135.

［7］徐欣，于紅旗，易凡，等.基于FPGA的嵌入式系統設計［M］.北京:機械工業出版社，2005:519－520.

［8］費敏銳，郎文鵬.開放型工業控制技術及系統［M］.上海:上海大學出版社，2000:144－145.

［9］冼進，戴仙金，潘懿萱.Verilog HDL數字控制系統設計實例［M］.北京:中國水利水電出版社，2007:47－48.

［10］孫涵芳，徐愛卿.單片機的原理與應用［M］.北京:北京航空學院出版社，1988:214－215.