FM IBOC數字廣播系統中交織器的FPGA實現

薛騰，萬欣，倪暄，王威

(1.中國傳媒大學信息工程學院，北京100024;2.中國傳媒大學廣播電視數字化工程中心，北京100024)

1 引言

帶內同頻IBOC(In Band On Channel)數字廣播標準是美國基于高清晰無線電系統的數字AM、FM廣播技術標準［1］。IBOC最大的優點在于無需新的頻率分配，允許廣播信號由模擬信號向數字信號過渡，它在不影響現有模擬廣播的前提下，通過現有模擬廣播的頻譜提供高清晰度的數字聲音廣播與數據業務。這樣就可以實現在使用數字信號時不需大量更換設備，對原來的模擬信號進行兼容。FM IBOC是在1992年的國際會議上，以IBOC(In Band on Channel-帶內同頻道)的名稱公諸于世的，現在已有多個國家和地區使用［2］。

IBOC系統中的多數模塊都容易實現，只是交織器部分比較難，主要原因是，數學公式較多，不易用數字芯片直接實現，其次交織數據量太大，每一幀發射數據量多達368640bit［3］，實現這個系統要考慮內存，處理速度，時延［4］等一系列問題。本論文對其中最典型的模塊(MP1、MP2、MP3 和 MP11［5］的 PM交織器)進行分析。

由于在FM IBOC(In Band On Channel)數字廣播系統的交織器的參數有規律性，利用這些這種規律，不再直接用數字芯片實現系統中的數學公式，而是用數字芯片去實現仿真后的有規律的數據，這樣將大大降低設計交織器的難度。

2 FM IBOC系統交織器的參數計算

交織器Ⅰ:

間隔的計算:

數據塊的計算:

如果M=1:

如果M=2或者4:

行和列的計算:

其中

交織器II:

間隔的計算:

塊的計算:

行和列的計算:

3 仿真結果及硬件實現分析

該交織方式使用交織器Ⅰ和交織器Ⅱ［6］，利用交織器I對P1G信號交織處理，經過仿真得知:P1G一幀數據365440bit被分配到320個數據塊中，每個數據塊有1142bit，而每個數據塊能存儲1152bit，剩余的10個數據由PIDSG進行填充，320個數據塊一共剩余了3200個未填單元，恰好被16個每一幀為200bit的PIDSG信號填充。下面是詳細交織過程:

對于P1G:

A、20個數據一組分別分配到每一個間隔指定的數據塊中的第0行第0列。

B、下一組的20個數據像A一樣，分配到每一個間隔的下一個數據塊中的第0行第0列(間隔不變、數據塊序號加1，行、列不變)。

C、經過16次數據分配，則每一個間隔中的所有數據塊都循環一遍，都存儲在每一個數據塊中的第0行第0列。一共存儲了320個數據。隨后320個數據存儲時:(行+11)%32，(列+11)%36，一共循環了288次，交織處理了92160個數據。

D、經過288次(A、B、C)循環，每一個數據塊中都存儲288個數據，此時(間隔10、塊6，行0、列0)地址循環到了初始值，尋址不加修改，第 2組92160bit將會覆蓋前面的92160bit，這是不應該的，由于在每個塊中有32行36列，列多4，所以間隔、數據塊、行不變，列+1。

E、又經過288次循環，存儲92160bit，初始列地址再加1，一共修改了4次，最后一次循環了278次，存儲了88960bit，此時，P1G的365 440bit存儲完畢，每個數據塊中存儲了1142bit，但是一個塊容量是32*36=1152個數據，剩余的10bit用來存儲PIDSG信號。

對于PIDSG:

A、每一幀共有3200bit，20bit一組，先存儲在每一個間隔第0塊中的指定位置。

B、下一組數據(20個)存儲在每一個間隔第0塊中的下一個指定位置。一共循環了10次，存儲了200bit。

C、像前面320bit數據存儲方法一樣，只是塊地址加1。經過16次循環，一共存儲3200bit，每個數據塊中都有10bit，不同數據塊中的數據存儲的行列地址是相同的。這樣3200個數據存儲完畢。

所有P1G信號存儲完畢后，剩余的由PIDSG中的10bit進行填充，依次填充(18，1)、(29，12)、(8，23)、(19，34)、(30，9)、(9，20)、(20，31)、(31，6)、(10，17)、(21，28)。到此，交織完畢，PM 矩陣已被填充滿，可以做下一步的子載波映射。

4 應用硬件對FM IBOC系統的交織器進行設計

有了以上的仿真結果，就可以把數學公式的直接硬件實現改為對數學仿真結果的實現，對于實現除法、乘法、求余公式比較難的FPGA芯片［7］來說，這樣更容易實現。

對于硬件實現，采用的是altera公司的CycloneII芯片［8］，在系統中主要是對 P1G和 PIDSG信號進行交織，整個系統分為兩個部分，一個對P1G信號用交織器Ⅰ進行交織，另一個部分對PIDSG信號用交織器II進行交織，系統的框圖如圖1:

圖1 FM IBOC系統交織器MP1、MP2、MP3和MP11服務模式

用FPGA芯片實現P1G信號的編碼時主要有四個參數:Partition(編碼后該bit值所在的間隔數)，block(編碼后該bit值所在的塊數)，r(編碼后該bit值所在數據塊的行數)，c(編碼后該bit值所在塊的列數)。其中有對32和36求余的模塊，可以利用數字芯片的方便的求余算法，對32求余，可以直接取該數值的第五位。在該模塊中，數據比較多，每一幀有365440個數據，任務比較繁雜，但是經過簡化，采用狀態機、計數器和查找表的方式。整個過程也很容易實現。在流程圖的初始化模塊中，初始值為:R=18;C=1;B=0;Partition=10。Count288是計數器，每處理320bit，Count288就加一，Count4也是計數器，每處理92160bit就加一。Partition是間隔矩陣的索引值，B是數據塊的索引值。下圖中的結束方框是指該幀數據的處理結束，結束后開始進行下一幀數據的交織。

用FPGA芯片對P1G信號進行交織流程圖如圖2:

圖2 P1G信號交織流程圖

用FPGA芯片實現PIDSG的編碼參數和實現P1G的編碼參數基本相同。但是相對于對P1G的編碼，對PIDSG的編碼更簡單，流程更清晰，數據更少，每一幀只有3200bit，處理更加容易。同處理P1G信號一樣，在流程圖中的結束方框是指該幀數據的交織結束，結束后開始進行下一幀數據的交織。用FPGA芯片對PIDSG信號進行交織的流程圖如圖3:

5 結論

通過以上的研究可以看到，對于FM IBOC系統中的數學公式，原來用硬件直接實現比較困難，甚至是不可能實現的?，F在在仿真數據的規律的基礎上，用硬件直接對其結果實現，很容易實現該系統的交織器。在其他的模塊中我們也采用同樣的方法避開系統中復雜的數學理論公式，可以起到事半功倍的效果。

圖3 PIDSG信號交織流程圖

［1］ 鄒峰，蔡干偉，談黎紅.數字音頻廣播技術現狀及發展趨勢［J］.廣播與電視技術，1999，(1):40～49 2001 12 33-44.

［2］ 何晶瑩.調幅廣播的新技術革命與世界數字廣播［J］.廣播與電視技術，2002 4 53-65.

［3］ iBiquity Digital Corporation.HD Radio FM Transmission System Specifications，Doc.No.SY_SSS_1026s，Revision E［Z］.

［4］ iBiquity Digital Corporation.HD Radio Air Interface Design Description-Audio Transport，Doc.No.SY_IDD_1017s，Revision E［Z］.

［5］ iBiquity Digital Corporation.HD Radio Air Interface Design Description-Layer 1 FM，Doc.No.SY_IDD_1011s，Revision F［Z］.

［6］ iBiquity Digital Corporation.HD Radio Air Interface Design Description-Station Information Service，Doc.No.SY_IDD_1020s，Revision G［Z］.

［7］ 王小軍.VHDL簡明教程［M］.北京:清華大學出版社，1997.

［8］ Altera.Version2.0.Datasheet:SOPC Builder.2002.