基于鎖相環的正弦信號發生器設計

陳帥鋒，侯曉偉

（1.中國平煤神馬集團 中南礦用產品檢測檢驗有限公司，河南 平頂山 467000；2.西北工業大學 電子信息學院，陜西 西安 710072）

正弦信號發生器是電子實驗室常用的設備，其頻率和振幅穩定性是關鍵的性能指標，其中尤以頻率的準確性和穩定性最為重要[1-2]。

目前，廣泛使用的是標準產品，但能夠用數控方式進行頻率設定、間隔步進和穩頻輸出的很少，且價格昂貴。所以，研究低成本、小體積、便攜式的正弦信號發生器具有一定的實際意義，可廣泛地應用于檢測、實驗室研究、通信等領域[3]。

信號發生器的核心技術是頻率合成技術，主要方法有:直接模擬頻率合成、鎖相環頻率合成（PLL）、直接數字合成（DDS）[3-4]。 模擬頻率直接合成的信號發生器電路復雜，缺乏靈活性、穩定性較低[5-6]；PLL技術比較成熟，具有頻率穩定度高、準確性好、價格低等特點，但輸出信號頻率只能以間隔步進調整[7-9]；DDS是開環系統，無反饋環節，其合成頻率的時間快，頻率穩定度高，但電路復雜、成本高[4]。基于此，文中設計了一種基于鎖相環的正弦信號發生器。

1 系統結構

該正弦信號發生器主要有以下幾個模塊組成：RC正弦波振蕩器、整形電路、R分頻電路、鎖相環（包括鑒相器、環路濾波器、壓控振蕩器、可變分頻器）和輸出匹配電路。總體圖如圖1所示。

圖1 正弦信號發生器組成框圖Fig.1 Schematic of sine-wave generator

該設計是用較為簡單的RC正弦波振蕩器產生所要求的正弦波，用整形電路進行適當整形，再用R分頻電路給出符合要求的一定頻率的信號送入鎖相環。鎖相環是用ADI公司生產的ADF4106芯片及外圍電路組成的。從鎖相環出來的信號再經過匹配輸出電路的整形、濾波等操作，實現最終的信號要求。

2 主要電路設計

2.1 RC正弦波振蕩器

如圖2所示，采用的RC正弦波振蕩器是線性電子電路課程中使用的較為普遍的一個電路。它由LM741放大器、滑動變阻器、電阻、電容等基本元件構成。

2.2 整形電路

該設計是用兩個運放TLV2272和TLV2772和一些電阻所構成的單電源施密特觸發器整形電路，如圖3所示。

圖2 RC正弦波振蕩器Fig.2 Oscillator of RC sine-wave

圖3 單電源施密特觸發器整形電路Fig.3 Schmitt toggle shaping circuit of single powe

2.3 R分頻電路

如圖4所示，R分頻電路使是用555定時器構成的的任意分頻電路，分頻系數R可以達到10以上。這里555定時器以一個單穩電路，單穩延遲時間為：

Td≈1.1R2C2。假設輸入頻率 fin的周期為 T，要求作R分頻的話，那么 Td應滿足：（R-1）T＜Td＜RT。 要獲得所需要的頻率，可以選擇合適的Td、R2、C2值，實現所需要的輸出頻率。

圖4 555定時器構成的任意R分頻電路Fig.4 Arbitrary R frequency dividing circuit consist of 555 timer

2.4 鎖相環電路

鎖相的意義是相位同步的自動控制，能夠完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環，簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環主要由相位比較器（PD）、低通濾波器（LF）、壓控振蕩器（VCO）3部分組成，如圖5所示。

壓控振蕩器的輸出Uo接至相位比較器的一個輸入端，其輸出頻率的高低由低通濾波器上建立起來的平均電壓Ud大小決定。施加于相位比較器另一個輸入端的外部輸入信號Ui與來自壓控振蕩器的輸出信號Uo相比較，比較結果產生的誤差輸出電壓UΨ正比于Ui和Uo兩個信號的相位差，經過低通濾波器濾除高頻分量后，得到一個平均值電壓Ud。這個平均值電壓Ud朝著減小VCO輸出頻率和輸入頻率之差的方向變化，直至VCO輸出頻率和輸入信號頻率獲得一致。這時兩個信號的頻率相同，兩相位差保持恒定（即同步）稱作相位相定。

圖5 鎖相環組成框圖Fig.5 Schematic of phase-loop lock

當鎖相環入鎖時，它還具有“捕捉”信號的能力，VCO可在某一范圍內自動跟蹤輸入信號的變化，如果輸入信號頻率在鎖相環的捕捉范圍內發生變化，鎖相環能捕捉到輸人信號頻率，并強迫VCO鎖定在這個頻率上。鎖相環應用非常靈活，如果輸入信號頻率f1不等于VCO輸出信號頻率f2，而要求兩者保持一定的關系，例如比例關系或差值關系，則可以在外部加入一個運算器，以滿足不同工作的需要。 過去的鎖相環多采用分立元件和模擬電路構成，現在常使用集成電路的鎖相環。

2.4.1 鑒相器的選擇

鑒相器是這一種電路，它的輸出信號與兩個輸入信號的相位差成比例。很多種結構的電路都可以完成這種功能。在混合信號鎖相環系統中，主要使用4種鑒相器：乘法鑒相器、EXOR鑒相器、JK觸發型鑒相器和鑒頻/鑒相器。

乘法鑒相器廣泛應用于線性鎖相環（LPLL）中。在鎖相環處于鎖定狀態時，鑒相器可以表示為一個增益為Kd的零階模塊。EXOR鑒相器的工作原理與線性乘法器類似。DPLL數字鎖相環的信號都是二進制信號，例如方波，宜于采用EXOR鑒相器。JK觸發型鑒相器：這種類型的JK觸發器不同于傳統的JK觸發器，因為它是邊沿觸發的。鑒頻/鑒相器（PFD）：PFD與前面所述的鑒相器有很大不同，它的輸出信號不僅與相位誤差有關，而且在未達到捕獲狀態時還與頻率誤差有關。由于PFD的輸出信號在鎖相環處于鎖定狀態時與相位誤差有關，在未鎖定狀態時與頻率誤差有關，因此，帶有PFD的鎖相環在任何條件下都能夠獲得鎖定，不管使用什么類型的環路濾波器。基于這個原因，在該設計中，采用PFD作為鑒相器。

2.4.2 環路濾波器的選擇

鑒相器的輸出信號包含很多分量，在鎖相環處于鎖定狀態時，這些分量的第一項為“直流”分量，而且近似與相位誤差成比例，這是所需要的信號分量；剩下的分量都是些高頻分量，是多余分量，必須被環路濾波器濾除。由于環路濾波器必須讓低頻分量通過而抑制高頻分量，因此它必須是一個低通濾波器，因此鎖相環的濾波器又稱為環路低通濾波器。

無源與有源的選擇：有源濾波器因為采用放大器而引入噪聲，所以采用有源濾波器的PLL產生的相位噪聲性能會比采用無源濾波器的PLL輸出差，因此在設計中盡量采用無源濾波器。另外，所設計的環路濾波器的帶寬不能很大（例如200 Hz），否則構成濾波器的電容會很大，電阻會很小。通常情況下，環路的帶寬設置為鑒相頻率的1/10或1/20。本設計采用三階無源濾波器。

2.4.3 受控振蕩器的選擇

受控振蕩器有兩種類型：電壓控制振蕩器（VCO）和電流控制振蕩器（CCO）。它們的不同在于，前者輸入（控制）信號為電壓信號，后者輸入（控制）信號為電流。該設計選擇VCO。在選擇VCO時，盡量選擇VCO的輸出頻率對應的控制電壓在可用調諧電壓范圍的中點。選用低控制電壓的VCO可簡化PLL設計。在設計鎖相環系統時，必須確定VCO的兩個參數：中心頻率和VCO增益，在實際的VCO電路中，這些參數通過外部元件，如電阻、電容來設置。

2.4.4 分頻器的設置

該設計中需要使用分頻器來進行分頻，以實現所需要的頻率。分頻器通常由觸發器（如RS觸發器、JK觸發器或是T觸發器）級聯而成。一個JK觸發器可以將加到它的時鐘輸入端的信號2分頻，兩個就是4分頻，等等。任意值的分頻因子（例如分頻因子不是2的冪函數）可以通過在計數電路中增加門電路來實現。

2.5 匹配輸出電路

在匹配輸出電路端，需連接上一個放大器和一個阻抗匹配電路，這樣輸出信號可以被有效地放大、匹配，易于觀察。

3 仿真及輸出結果

3.1 RC正弦波振蕩器仿真

如圖6所示，它使用基于Hspice CMOS電路模擬與設計軟件Hspice2003，通過設置RC正弦濾波器電路的電阻電容等參數，所得到的其中的一組仿真波形。

3.2 鎖相環仿真

圖6 Hspice所產生的兩組RC正弦波振蕩器仿真波形Fig.6 Two groups of RC sine-wave simulation waveform produced by Hspice

鎖相環仿真是采用ADI公司開發的ADIsimPLL軟件進行的。ADI所開發的ADF系列鎖相環產品所能綜合的頻率可達8 GHz，幾乎可以涵蓋目前所有無線通信系統的頻段。仿真所采用的芯片為ADF4106/ADF4107，它集鑒相器及分頻器雙重功能于一身。整個鎖相環系統仿真框圖還包括參考頻率源、三階無源環路濾波器、壓控振蕩器和鎖定檢測輸出等部分組成，如圖7所示。

仿真條件：1）系統級：最大最小頻率分別為 10 MHz和20 MHz，通道間隔為 25 kHz，鑒相器頻率為 25 kHz，設計頻率為 14.142 14 MHz；2）參考頻率為 10 MHz；3）VCO:調整規則（tuning law）為兩點法，它是壓控振蕩器控制電壓與輸出頻率的關系規律，兩點法是良好的線性關系規則；4）采用芯片為ADF4106，主要分頻器分頻系數為8，最大頻率為6 GHz；參考分頻器最大頻率為300 MHz，鑒相器工作形式為電荷泵方式，重置頻率為5.1 kHz（最小頻率為3 kHz，最大頻率為11 kHz）；5）環路濾波器：采用的是三階無源環路濾波器，特殊性能為相位裕度，環路帶寬為2.5 kHz，相位裕度為45degree，C1、C2、C3值 分 別 為 26.5 nF、361 nF、12.1 nF，R1、R2分別為 494 Ω、1.01 kΩ；6）鎖定檢測電路：R20、R21分別為 3 kΩ、480 kΩ，C20為 3.33 nF，Vcc 為 3 V；7）頻域：最小與最大頻率10 Hz與 1 MHz，分析點頻率是 14.15 MHz；8）時域：采用的分析方法為頻率改變法（前提是環路鎖定在開始頻率，且t=0，結束在截止頻率上），開始頻率為10 MHz，截止時間為2.30 ms，最大時間步長為2 μs。以下分別為頻域、時域的仿真結果。

3.2.1 頻域仿真

圖8～圖11分別表示在頻域仿真條件下，該鎖相環在14.1 MHz時的開環增益、閉環增益、相位噪聲和頻率調制響應。

3.2.2 時域仿真

圖7 芯片ADF4106及外圍電路組成的鎖相環仿真框圖Fig.7 simulation schematic consist of chip ADF4160 and peripheral circuits

圖8 在14.1 MHz時的開環增益Fig.8 Open-loop gain at 14.1 MHz

圖9 在14.1 MHz時的閉環增Fig.9 Closed-loop gain at 14.1 MHz

圖12～圖15分別表示在時域仿真條件下，該鎖相環隨時間變化的頻率變化、輸出相位誤差、頻率誤差的絕對值以及鎖定檢測輸出電壓。

4 實驗結果分析

圖10 在14.1 MHz時的相位噪聲Fig.10 Phase noise at 14.1 MHz

圖11 在14.1MHz的頻率調制響應Fig.11 Frequency modulation response at 14.1 MHz

由RC正弦波振蕩器輸出的正弦波信號，經過整形后可以滿足該設計的要求，再經過R分頻器分頻電路進行分頻（分頻系數可達10以上），可獲得一定范圍內的符合要求的信號。鎖相環中環路濾波器的設計前提是：VCO的頻率為14.142 MHz，Kv為4.00 MHz/V；鎖相環的頻域仿真是在輸出頻率為14.15 MHz的條件下進行的；對于相位抖動可采用10～100 kHz的矩形濾波器進行濾波，其相位抖動為0.00degree rms；通道中心頻率為 25 kHz，載波頻率為 15.0 kHz，功率為-91.4 dBc；鎖相環的瞬態分析：頻率變化范圍為10～20 MHz，仿真時間為2.30 ms；頻率鎖定：鎖定到1 kHz的時間是1.32 ms，鎖定到10 Hz的時間是2.06 ms，；相位鎖定 （VCO輸出相位）：鎖定到10.0degree的時間是 1.57 ms，鎖定到 1degree的時間為1.92 ms，這些說明了該鎖相環可以迅速的鎖定信號的頻率和相位，滿足信號發生器穩定性的要求。

圖12 隨時間變化的頻率變化Fig.12 Frequency varying with the time

圖13 隨時間變化的輸出相位誤差Fig.13 Output phase error varying with the time

圖14 隨時間變化的頻率誤差的絕對值Fig.14 Absolute value of frequenc error varying with the time

圖15 隨時間變化的鎖定檢測輸出電壓Fig.15 Output voltage of lock detector varying with the time

5 結束語

文中設計了一個基于鎖相環的正弦信號發生器，包括RC正弦波振蕩器、整形電路、分頻電路、鎖相環、匹配輸出電路等部分，給出了較為具體的各模塊框圖以及仿真結果，并進行了分析。證明了所設計的正弦信號發生器在適用范圍、靈敏度、穩定性等指標方面，可以較好的滿足要求，擴展了鎖相環的應用領域，是一種積極的探索。

[1]Roland E.Best.鎖相環設計、仿真與應用[M].李永明，等譯.5版.北京:清華大學出版社，2007.

[2]Floyd M.Gardner.鎖相環技術 [M].姚劍清，等譯.3版.北京:人民郵電出版社，2007.

[3]劉平，來新泉，樓順天，等.基于鎖相環的低頻函數發生器[J].電子設計工程，2007（12）:36-39.

LIU Ping，LAI Xin-quan，LOU Shun-tian，et al.Low frequency function generator based on phase-locked loop[J].Electronic Design Engineering，2007（12）:36-39.

[4]陳鵬.基于DDS的波形發生器設計[J].現代電子技術，2009（9）:103-105.CHEN Peng.Design of waveform generator based on the DDS[J].Modern Electronics Technique，2009（9）:103-105.

[5]樂翔，秦士，錢強.基于鎖相環的調頻脈沖發生器[J].清華大學學報：自然科學版，1997，37（10）:34-36.

LE Xiang，QIN Shi，QIAN Qiang.Frequency modulation pulse generatorbasedonthephase-lockedloop[J].JournalofTsinghua University：Science and Technology，1997，37（10）:34-36.

[6]李偉，高志紅.基于鎖相環的高穩定高頻正弦信號發生器[J].測試技術學報，2005，19（1）:75-78.

LI Wei，GAO Zhi-hong.High stability of high frequency sine-wave generator based on phase-locked loop[J].Journal

of Test and Measurement Technology，2005，19（1）:75-78.

[7]陳蜀勇.基于PLL的信號發生器的實現[J].微計算機信息，2004，20（11）:98-99.

CHEN Shu-yong.An realization for signal generator based on PLL[J].Control and Automation Publication Group，2004， 20（11）:98-99.

[8]彭進忠，王軍成，莫亭亭，等.基于小數分頻的鎖相環設計[J].電子與封裝，2008，8（9）:15-18.

PENG Jin-zhong，WANG Jun-cheng，MO Ting-ting，et al.Fraction-Nphase-locked loop design[J].Electronics&Packaging，2008，8（9）:15-18.

[9]張坤，陳義，張子才.基于鎖相環的頻率合成器的設計[J].現代電子技術，2009（19）:110-112.

ZHANG Kun，CHEN Yi，ZHANG Zi-cai.Design of frequency synthesizer based on PLL[J].Modern Electronics Technique，2009（19）:110-112.