基于FPGA具有自動量程轉換功能的信號采集電路設計

徐承成，黃琦，張昌華

（1 電子科技大學電力系統廣域測量與控制四川省重點實驗室， 四川成都 611731；2 電子科技大學能源科學與工程學院，四川成都 611731）

0 引言

當被測電壓信號幅度從幾伏到幾百伏變化時，為保證測量精度，必須根據信號幅值的大小選擇合適的量程，由此提出了測試儀器的量程切換問題。傳統儀器采用人工換檔法，具有工作量大且不能保證換擋實時性的缺點，難以滿足這類測量的要求。因此，研制具有量程自動切換功能的信號采集電路，在實際測試工作中具有重要的應用價值。

1 系統構成

信號的幅值變化范圍從幾伏到幾百伏不等，因此要按照合適的比例進行衰減，衰減后的信號一方面經過電壓跟隨、濾波之后輸入到A/D轉換器，由FPGA控制A/D轉換器完成信號采樣。另一方面輸入到量程判別電路，得到相應的量程指示信號，由FPGA檢測到該信號，控制繼電器通斷實現量程自動切換。本信號采集電路系統框圖如圖 1 所示。

圖 1 系統框圖

由以上分析可知，本信號采集電路設計的核心內容是：依據信號的變化范圍選用恰當切換開關、使用合理的電壓衰減電路、選擇合適的AD轉換器、設計正確的量程判別電路以及FPGA控制程序等。

2 硬件電路設計

2.1 信號調理電路

信號調理電路由信號衰減電路、電壓跟隨電路、濾波電路構成。

為防止采集電路本身對信號造成衰減，影響測量準確度，采集電路必須要求高輸入阻抗。本采集電路分壓電阻網絡由9 MΩ、900 kΩ、90 kΩ、10 kΩ，精度為0.1%的電阻串聯組成，輸入阻抗達到10 MΩ。該分壓電阻網絡實現了對信號1、1/10、1/100、1/1000倍衰減。衰減后的信號經電壓跟隨、濾波后輸出。選用歐姆龍的G3VM-601BY-EY光控繼電器作為切換開關，其交流最大輸入可達到600 Vp，隔離電壓5 kV，響應時間約為1.2 ms。為防止信號由低向高跳變瞬間開關未能及時動作而造成對后級電路的損壞，本設計采用穩壓二極管電路進行正負雙向穩壓，起到運算放大器輸入保護作用。電路如圖 2所示。

圖 2 信號調理電路

2.2 量程判別電路

普通萬用表的測量電路一般用平均值或有效值電路進行AC/DC轉換，得到信號的平均值或交流有效值，以此作為量程判斷依據，電路簡單、成本較低。此類判別對不失真的正弦信號具有良好的識別性能，但是當輸入三角波、方波等非正弦信號，或正弦信號發生畸變、嚴重失真時，效果并不理想。雖然信號的有效值仍處于當前量程，但其幅度的最大值可能已經超出當前量程上限，因此會出現誤判，導致量程開關不能正確動作，從而影響測量的準確性。

為了彌補以上缺點，本采集電路采用被測信號的幅值的絕對值作為量程判斷標準。當輸入信號由低變高時，電路必須快速跟隨其峰值變化，及時切換至合適的大量程檔位，然而當信號減小時，電路會將其峰值保持一定時間，這樣可以避免由于開關反復動作造成錯誤測量。

量程判別電路由絕對值電路、峰值保持電路、電壓比較電路組成。

2.2.1 絕對值電路

調理電路輸出的信號輸入到絕對值電路，其輸出即為輸入信號的絕對值。絕對值電路如圖 3所示。

圖3 絕對值電路

U1構成電壓跟隨器，U2、R1、R2、R3組成反相放大器，令R1=R2=2R3，則其放大倍數為-1，U3構成正向電壓跟隨器。若輸入信號為正，則經反相放大后，由于D1反向截止，無法輸出，而經由U3、D2構成的電壓跟隨器輸出。反之，輸入的負信號可以經反相放大器反相輸出，而不能經電壓跟隨器輸出。因此，電路最終輸出為輸入信號的絕對值。

2.2.2 峰值保持電路

絕對值電路輸出的信號經峰值保持電路進行峰值采樣保持。無論信號是否為周期信號，只要其頻率在峰值保持電路響應范圍內且保持幅度穩定，峰值保持電路都會輸出恒定的直流電壓，即信號峰值。因此以該電路輸出作為量程判斷依據效果十分理想，不但能正確識別信號量程，而且由于判別標準電壓穩定，不易造成繼電器的誤動作。峰值保持電路如圖 4所示。

圖4 峰值保持電路

U1、U2、R1、C1、R2組成峰值采樣電路。R3、C2、U3組成電壓保持電路。設電路已達到穩定狀態，當輸入信號增大時，即輸入比較器U1反相端電壓大于其正相端電壓，U1輸出為負，U2輸出為正，由于C1的積分作用，U2輸出呈上升趨勢。同時U2輸出反饋到U1同相輸入端，與輸入信號重新比較，直至與輸入信號大小相同時，U2輸出重新達到動態穩定狀態，從而實現了信號的峰值采樣。峰值信號經電壓保持電路輸出，從而電路實現了信號峰值采樣保持功能。

2.2.3 電壓比較電路

峰值保持電路輸出的幅值進入比較器分別與兩基準電壓進行比較，產生超量程、欠量程信號，由控制器檢測到該信號，進行繼電器開關動作，切換至合適的量程。本采集電路根據A/D的量程設計兩路基準電壓分別為2 V、0.2 V，分別表示超量程、欠量程電壓限。具體電路如圖 5所示。

圖5 比較器電路

2.3 A/D轉換電路

選擇使用ADS8323作為采集電路的A/D轉換器。電路如圖 6所示。

圖6 A/D轉換電路

3 控制程序設計

本采集電路數字控制主要包括量程信號識別、量程選擇開關控制、A/D驅動控制等功能。

3.1 量程信號識別

量程指示信號由兩路比較器輸出。2 V基準電壓表示當前量程上限，0.2 V基準電壓表示當前量程下限。以圖 5中S2作為高位信號，則當比較器輸出編碼為01時，說明此時量程處于合適檔位，不需進行任何量程開關動作；當編碼為11時，表示信號超出當前量程上限，需要切換至較大量程；當編碼為00時，表示信號低于當前量程下限，需要切換至較小量程。FPGA通過檢測該編碼進行量程檔位識別。

3.2 量程切換控制

本系統測量的有效值為0～300 V、直流偏置為-40 V～+40 V的交流信號。留有一定裕量，設計最大量程為500 Vp。A/D測量信號范圍設為-2.5 V～+2.5 V，留有一定裕量，設計實際轉換電壓范圍為-2 V～+2 V，因此量程檔位分為0 V～2 V、2 V～20 V、20 V～200 V、200 V～500 V。FPGA控制引腳輸出為“1”時，繼電器導通，輸出為“0”時，繼電器斷開。設定最大量程開關閉合時對應的邏輯編碼為“1000”，最小量程開關閉合時對應的邏輯編碼為“0001”。邏輯狀態轉換圖如圖 7 所示。

圖7 開關控制狀態轉換

3.3 A/D轉換控制

現場信號為50 Hz的交流信號，在工程上一般采用10倍以上采樣率對信號進行采樣。本采集系統采用5 kHz采樣頻率。晶振產生10 MHz經過2000分頻產生5 kHz的采樣周期信號。在每個采樣周期，啟動A/D對被測信號進行轉換，轉換結束后讀出采樣數據，讀數完畢后進入等待狀態，準備下次采樣。ADS8323控制時序圖如圖 8所示。

圖8 A/D控制時序

在每個采樣周期，首將片選信號CS置低，然后將CONVST信號置低，啟動A/D轉換器，進入轉換狀態。此后BUSY信號開始由低變高，表示A/D進入忙碌狀態。然后重新將CONVST信號置高。在第17個時鐘脈沖的上升沿到來后，BUSY信號在不超過25 ns的時間內由高變低，結束轉換過程。當FPGA檢測到BUSY下降沿信號時，進入讀數準備狀態。隨后將片選信號CS重新置低，再將RD信號置低，經過40ns以上的時間，A/D輸出數據穩定，FPGA通過16位數據線讀入數據。讀數完畢后，將RD信號置高，再將CS信號置高并保持大于零的時間，這樣就完成了一次采樣及讀數。圖8所示信號中，CLK由外部晶振提供，最大接受頻率為10 MHz。CONVST、CS、RD均為FPGA發出的控制信號，BUSY、DB15-0為FPGA讀入信號。

4 測試效果

該信號采集電路在實際測試中，能正確對信號進行合適的量程選擇，保證了數據測量的準確性。在4個量程分別選取了一些直流偏置為0的交流電壓作為測試信號，其有效值測試效果如圖 9所示。

圖9 測試效果圖

圖9中，x軸為A/D測得數據，y軸為5位半萬用表測得數據，并以此作為標準數據。由圖可知，該擬合曲線大致分為兩段，各段線性度都較好，方程如圖所示。將測得數據代入直線方程，可對數據進行修正，以減小顯示誤差。對該曲線進行更細的分段線性化處理，可以進一步提高測量的精度。

5 結論

本文設計的具有自動量程轉換功能的信號采集電路可廣泛應用于電壓測試儀器設計中。在實際運行中穩定可靠，大量測試中都未出現量程開關誤動作的現象。針對無人監守的場合，例如野外作業，測試者事先無法預知信號的大小范圍，而且信號會發生大的跳變，使用該種采集電路可自動對信號進行識別，保障了信號測試的實時性和準確性，同時也節省了人工開支，提高測試者的工作效率。此外，FPGA通過通信接口電路可與主控器進行數據傳輸，進而擴展數據存儲、波形顯示等功能。

[1]凌志浩.智能儀表原理與設計技術[M].上海:華東理工大學出版社,2003.

[2]宋躍,余熾業,胡升平,等.基于ARM&FPGA的虛擬/智能手持數字存儲示波表[J].計算機工程與科學,2006,28(10):135-137.

[3]于忠得,劉志剛.基于A/D轉換器ICL7135與微處理器的接口技術[J].大連輕工業學院學報,2001,20(1):59-63.

[4]徐博寧,司江莫,王鑫.基于單片機的頻率、電壓監測系統設計[J].現代電子技術,2008,31(8):67-69.

[5]沙占友,王彥朋,杜之濤.便攜式數字萬用表原理與維修[M].北京:高等教育出版社,2009.

[6]顧江.自動量程切換電壓測量系統設計[J].現代電子技術,2009(21):147-151.

[7]石明江,顧亞雄,何道清.基于FPGA的手持式數字存儲示波器峰值采樣技術[J].儀表技術,2009(4):6-8.

[8]魏海潮,李麗芳,裴峰,等.基于FPGA具有自適應功能的數據采集系統的設計[J].電子測試,2011(8):52-54.