一種應用于線列TDI型紅外焦平面的數字化讀出電路

尹士暢，喻松林，于 艷

(華北光電技術研究所，北京100015)

1 引言

近年來，為了提高紅外焦平面陣列輸出信號的信噪比，以及線列型焦平面陣列的掃描速度，人們越來越傾向于在讀出電路的選擇上采用時間延遲積分TDI(time delay integration)的結構［1－3］。同時逐次逼近(successive approximation register，SAR)型 ADC也由于其轉換速率快、面積小、功耗低在許多便攜式以及低功耗場合中應用越來越廣泛。本文提出了一種將SAR型ADC應用于線列TDI型紅外焦平面的電路設計，并通過電路仿真得到了很好的結果。

2 TDI結構和逐次逼近型ADC的簡介

2．1 TDI

TDI的結構如圖1所示，TDI結構需要一行n個紅外探測器像元，其中n表征TDI的級數。在線列型紅外焦平面陣列在掃描的過程中，該n個紅外探測器像元在不同的時刻探測同一位置，最后將n個探測器像元的信號累加［4－6］。我們總是假定在不同的時間內，各個像元上的噪聲都是非相關噪聲，那么根據多相關采樣原理，經過n個像元的數據累加之后，總信號的信噪比是單個像元信噪比的倍，從而提高了信號的信噪比。雖然是多個像元的數據的累加，但是通過在TDI結構中插入存儲單元(可以是模擬存儲或者是數字存儲)，便構成了流水線結構，使得數據的輸出速率很高，整個系統的掃描頻率也可以提高。

圖1 TDI結構圖

2．2 SAR 型ADC

SAR型ADC是眾多ADC結構中的一種，該結構的ADC最大的特點就是面積小、低功耗并且轉換速率相對比較高。該結構通過特定的搜索算法來逐步確定轉換后的數字量的各位的權重值，從而完成一次模數轉換。最基本的逐次逼近型的結構如圖2所示。

圖2 SAR型ADC結構圖

該結構由一個比較器、一個采樣保持器和一個DAC組成。在圖2的結構中DAC通常選擇用電容陣列來實現。但是常規的電容陣列較大，造成面積和功耗相對較高，難以很好地集成在紅外焦平面讀出電路內。同時考慮電容匹配受到工藝的限制，該類型的ADC位數增加時引起的非線性等因素，都限制了常規的SAR型ADC在紅外焦平面讀出電路中的使用。

3 兩步式ADC的TDI結構

3．1 兩步式權重搜索算法

兩步式逐次逼近［7］的原理如圖3所示，與基本的逐次逼近型的ADC不同，該結構中每個電容的信號輸入端由原來的兩個輸入增加到四個輸入0 V

圖3 兩部式逐次逼近ADC原理

在采樣階段，首先SW1導通，通過采樣電容進行電壓采樣。在采樣完成后，打開SW1，閉合SW0，對于C6參考電壓選擇VREFP2，其余電容參考電壓選擇為VGND，如果比較器輸出為1，則獲得D11的權重值為1，否則為0。依照此方法按照從高到低的順序依次獲得高6位的權重值。在獲得了高6位的數據之后，按照從高位到低位的次序依次獲得各數據位的權重，具體方法為:如果D11為1，則參考電壓選擇VREFP1，如果D11為0，則參考電壓選擇為 VREFP1，此時比較器的輸出值即為D5的權重值。同時在D11為1的情況下，如果D5為1，則C6的輸入接所選擇的參考電壓為VREFP1，如果D5為0，則將該電容接VGND;相反，在D11為0的情況下，如果D5為1，則C6的輸入接所選擇的參考電壓為VREFN1，如果D5為0，則將該電容接VGND。按照此算法，便可以依次搜索低幾位的權重值直到得出數字轉換值。

該種結構的最大的特點就是通過電容的復用極大的減小了電容的面積，從而降低了SAR型ADC的動態功耗［8］，使得該結構可以很好的應用于紅外焦平面的數字化電路中。分析SAR型ADC的功耗主要在于電容陣列的動態功耗和比較器的功耗。其中電容陣列的最大功耗為:

經過電容復用的電容陣列，單位電容C選為50 fF，SMIC18工藝下電源電壓 VDD選為1．8 V，在轉換速率 f為500 kHz的情況下，電容最大功耗PCmax為0．7μW，電容功耗只相當于文獻［9］中的常規搜索方法的幾百分之一，極大地降低了電容陣列的動態功耗。相比較文獻［7］中的設計，由于只設計了12位的ADC，因此可以保證參考源的精度要求，從而減少了校準電路的開銷。

3．2 SAR型ADC構成的TDI結構

傳統的TDI結構是通過在模擬域將像元信號的信息相疊加的方法，提高整個焦平面陣列的性噪比。本文以1024×32元的TDI為例，采用的結構如圖4所示，TDI的處理部分在數字域完成。考慮到32級TDI可以提高 4倍的信噪比，故設計中采用12 bit的SAR型ADC，該ADC依次對單個顯示像元所對應的32個物理像元進行模數轉換，然后將各個像元的值在數字域進行疊加，疊加結果以16 bit輸出。該結構不但實現了長波器件在較短的積分時間內完成模數轉換的功能，同時降低了由于ADC在轉換過程中帶來的噪聲的影響。相比較傳統的在模擬域進行數字TDI的方法，減少了模擬域的加法器和除法器的各種誤差所帶來的精度和噪聲方面的影響，更好地降低了整個系統的功耗的同時完成了整個系統的數字化讀出。而且，由于轉換時間快，轉換結果在數字域存儲，對于Memory部分稍加改動就可以完成長波器件的多小幀積分，對于長波器件難以實現長時間積分提供了新的思路。

圖4 SAR型ADC整體結構

4 仿真結果分析

4．1 線性度分析

通過給電路加斜坡電壓來仿真整個ADC系統的線性度，如圖5所示為整個ADC的微分非線性，在整個16 bit的碼值輸出范圍，ADC的DNL都可以保持在±1 LSB的范圍內，從而可以很好地保持系統的單調性。

圖5 ADC的微分非線性(DNL)

整個ADC的積分非線性(INL)如圖6所示，在整個碼值的輸出范圍內，INL都合理地控制在±1 LSB范圍內。中間值處的非線性偏大，是由于電容陣列中的 mismatch引起來的，但是 SMIC 0．18μm工藝下，當電容尺寸大于10μm2時精度可以達到0．03%，從而保證在12 bit的情況下，INL值不超過±1 LSB。

圖6 ADC的積分非線性(INL)

4．2 SNR 分析

通過給電路加正弦波電壓信號，電壓信號不包含噪聲信息，只測試電路的性能。采樣后的信號的頻譜如圖7所示，雖然單個ADC的采樣率可以達到1 MHz，但是對于單個像元的轉換速率只達到了30 K。從仿真結果可以看出，SFDR可以達到90 dB，整個讀出電路最高可以達到80．2 dB的信噪比。對于長波器件而言，32μs的積分時間下器件的信噪比遠遠低于該電路的信噪比，所以讀出電路對于長波線列型紅外焦平面具有很好的應用前景。

圖7 采集信號頻譜

4．3 功耗分析

經過仿真后，整個電路(32個物理像元，一個顯示像元)的最大功耗為230μW，其中功耗的最大來源在于比較器的功耗，由于采用了兩步式SAR型結構，電容陣列的動態功耗最高值為1μW，很好地驗證了之前的理論分析。從而可以看出，該種結構在功耗方面可以很好的滿足紅外焦平面器件低功耗的設計要求。

5 結論

通過對于兩步式SAR型ADC和長波線列型紅外焦平面的技術分析，以及實際上電路上模型的仿真可以看出，將兩者相結合的讀出電路，不但完成了長波積分器件在較短積分時間內完成數字化，而且相比較模擬讀出的讀出電路電路而言，提高了精度和噪聲性能，相比較對于長波線列型紅外焦平面數字化技術提供了一個新的思路。

［1］ Liu Liping．Status and trend of the readout circuit technology for IRFPA ［J］．Laser ＆ Infrared，2007，37(4):598 －600．(in Chinese)劉莉萍．紅外焦平面讀出電路技術與發展趨勢［J］．激光與紅外，2007，37(4):598 －600．

［2］ Liu Xiaolei，Yu Shonglin．Design analysis of ROIC for LWIR application ［J］．Laser ＆ Infrared，2009，39(2):119 －122．(in Chinese)劉曉磊，喻松林．長波紅外焦平面讀出電路設計分析［J］．激光與紅外，2009，39(2):119 －122．

［3］ Tang Ju，LuWengao，etal．288 ×4 IRFPA ROICwith TDI［J］．Infrared Technology，2007，29(4):206 － 210．(in Chinese)唐矩，魯文高，等．具有時間延遲積分(TDI)功能的288×4紅外焦平面讀出電路［J］．紅外技術，2007，29(4):206－210．

［4］ Byunghyuk Kim，Nanyoung Yoom，et al．Novel concept of TDI readout circuit for LWIR detector［J］．Infrared Detectors and Focal Plane Arrays，2000，4028(7):166－167．

［5］ Zhongjian Chen，Wenggao Lu，et al．A CMOSTDI readout circuit for infrared focal plane array［C］．Solid-State and Integrate-Circuit Technology，2008:1765 －1768．

［6］ Zhang Yacong，Liu Dan，Lu Wengao，et al．A TDICMOS readout circuit for IRFPA with linearity improvement［C］．Solid-State and Integrate-Circuit Technology，2005:598－600．

［7］ M SShin，O K Kwon．14-bit two-step successive approximation ADC with calibration circuit for high-resolution CMOS imager［J］．Electronics Letters，2011，47(14):790－791．

［8］ Mehdi Saberi，Reza Lotfi，et al．Analysis of power consumption and linearity in capacitive digital-to-analog converters used in successive approximation ADCs［J］．Circuits and Systems，2011，56(8):1736 －1748．

［9］ 8．9-Megapixel Video Image Sensor With 14-bit Column-Parallel SA-ADC［J］．Electron Devices，2009，56(11):2380－2389．