一種數字集群智能手機的硬件設計

摘 要： 針對數字集群通信系統業務多樣性的需求，對原有產品進行了升級，設計了一種數字集群智能手機設備。首先，手機基帶單元以OMAP3530處理器為核心，可加載開放的操作系統；其次，對射頻單元的接收通路與發射通路進行優化設計，論述了接收靈敏度和發射功率兩個關鍵指標。實驗表明硬件平臺的處理能力獲得大幅提升，同時，射頻性能得到優化，使手機業務功能的擴展成為可能。

關鍵詞： OMAP3530； 寬帶業務； 接收靈敏度； 發射增益

中圖分類號： TN713?34； TP311 文獻標識碼： A 文章編號： 1004?373X（2013）13?0080?04

Design of digital trunking smartphone hardware

NIU Jin?hang， LIU Yu?bao， WU Guo?qiao

（North China Institute of Computing Technology， Beijing 100083， China）

Abstract： According to the diverse demands of digital trunking communication system services， the original product is upgraded and a digital trunking smartphone is designed. Firstly， the phone baseband unit which can load open operating system is designed based on OMAP3530. Secondly， both the receiving channel and transmit path of RF unit gain optimal design and two key indicators of the receiving sensitivity and transmit power are dissertated. Results show that the processing capacity of hardware platform gets improved significantly and RF performance is optimized， so the extension of mobile phone function becomes possible.

Keywords： OMAP3530； broadband service； receiving sensitivity； transmitting gain

0 引 言

隨著數字集群通信系統向寬帶化發展，集群寬帶業務實現成為可能，如視頻監控、可視電話、地理信息獲取等，這就要求數字集群終端由簡單功能型向智能型轉變[1]。目前使用的數字集群手機處理器性能較低，業務以話音、短信為主，手機系統封閉，用戶不能自行定制應用，已經越來越不能滿足用戶的需求。

本文對原有產品進行了改進，基于TI公司高性能雙核架構處理器OMAP3530（ARM+DSP）設計了一種數字集群智能手機，設備硬件資源充足，操作系統開放，能夠滿足數字集群通信寬帶業務的擴展性需求。另外，基于手持設備小型化、低功耗、低成本的考慮，手機射頻收發通路選用集成度高的低功耗器件實現信號的上下變頻及濾波處理，通過在OMAP3530內編程靈活控制射頻前端，完成頻率變換、功率控制等功能。

1 硬件平臺總體架構

數字集群智能手機采用模塊化設計，整機由天饋單元、射頻處理單元、基帶處理單元、人機交互單元、保密單元、SIM卡單元及電源七部分組成。數字集群手機的硬件架構如圖1所示。

圖1 數字集群智能手機硬件總體架構圖

對手機各組成單元功能簡單說明如下：

（1）天饋單元由收發切換和天線組成，收發切換實現收發共用一根天線。

（2）射頻處理單元負責射頻信號的發射和接收，由發射通路和接收通路組成。

（3）基帶處理單元由基帶信號處理模塊和協議處理與系統應用模塊組成。其中，基帶信號處理模塊負責完成音頻信號處理、空口信號處理和射頻處理單元控制；協議處理與系統應用模塊負責完成數字集群空中接口數據的協議棧和信令處理以及與人機交互單元的數據通信。

（4）人機交互單元提供人機操作界面，為手機提供輸入與輸出接口，含耳機、麥克、顯示屏和鍵盤等部件。

（5）保密單元根據專業用戶需求，存儲及更新通信密鑰，對發射數據進行加密處理，對接收數據進行解密處理。

（6）SIM卡單元用于存儲用戶身份鑒權信息及網絡信息。

（7）電源包括手機電池及充電電路，保證手機的續航時間。

2 核心單元硬件設計

以上簡單介紹了數字集群智能手機的整體架構方案，其中，以基帶處理單元和射頻處理單元設計最有難度，下面針對這兩部分進行闡述。

2.1 基帶處理單元硬件設計

基帶處理單元由基帶信號處理模塊和協議處理與系統應用模塊組成。實現結構如圖2所示。基帶信號處理模塊和協議處理與系統應用模塊在TI公司的雙核處理器OMAP3530上實現。其中，基帶信號處理模塊對應OMAP3530的DSP核，A/D，D/A和其他外圍電路，協議處理與系統應用模塊對應ARM核及其外圍接口[2?3]。

OMAP3530芯片集成了600 MHz 主頻ARM CortexTM?A8 內核、430 MHz DSP TMS320C64x+內核、圖形引擎和視頻加速器。其采用低工作電壓，低功耗方式，配合電源管理芯片達到更佳的節電效果，非常適合手持通信設備，并且外設接口豐富，易于擴展[4]。

圖2 基帶處理單元實現框圖

TPS65930芯片是針對OMAP系列設計的智能電源管理芯片，并集成了音頻的模/數轉換、通道切換和鍵盤管理等。在減少所需電路板空間的同時，能有效地管理系統電源及降低OMAP3530 處理器所需功耗[5]。在電路設計時，使用OMAP3530 的第一個 I2C與TPS65930通信，以實現對TPS65930的參數設置和電源工作模式控制；使用OMAP3530的第四個I2C與TPS65930通信，以智能映像（Smart Reflex）技術來實現動態功率切換，并能根據芯片處理和溫度變化動態調整電壓，以最大限度的降低功耗[6]。

A/D電路選用AD9874，其功能框圖如圖3所示[8]，內部集成了AGC電路、模擬下變頻、帶通ADC、抽取濾波、成幀輸出等功能，可以大大減輕DSP的工作量，另外，DSP通過輸出的基帶成幀數據中RSSI字段檢測AD9874輸入模擬信號的電平大小，可以與片內AGC電路、接收通路射頻前端共同完成手機的功率控制，節約整機功耗。結合接收通路設計及數字中頻信號處理算法，設定AD9874工作參數如下：第一中頻為45 MHz（模擬器件混頻）；第二中頻為1.92 MHz（AD9874內混頻）；時鐘參考選值為19.2 MHz；ADC工作時鐘[fCLK]為15.36 MSPS；ADC的采樣精度選用24 b；抽取濾波器的抽取參數選定240；基帶信號輸出[fCLKOUT][7]為64 KSPS。

圖3 AD9874芯片功能圖

D/A轉換器選用TI公司的TLV5638雙路輸出的12位串行D/A，其最大串行時鐘為20 MHz，數據格式為16 b，含12 b數據位和4 b控制位。本設計中基帶輸出數據速率為128 Kb/s，所以串行輸出時鐘采用2.048 MHz。另外，D/A參考電壓選用2.048 V。

MCP芯片為K5D1257DCA?D090，片上集成了512 MB NAND FLASH和256 MB Mobile SDRAM，用于手機操作系統和應用程序的存儲、運行等。外設接口有SD卡接口、USB接口和工程測試接口。

2.2 射頻處理單元硬件設計

2.2.1 接收通路設計

射頻接收通路完成射頻信號接收，與AD9874芯片中模擬功能模塊組成超外差接收機體制。如圖4所示，接收機前端由預選濾波器、低噪聲放大器、鏡像抑制濾波器、混頻器、頻率合成器、中頻濾波器組成，一中頻的放大器和二中頻的混頻器、二中頻的頻率合成器都集成在中頻數字化芯片AD9874中。其中，預選濾波器用于抑制接收機通帶外信號的影響。低噪聲放大器是為了降低接收機的噪聲系數，提高接收機靈敏度，選型為RFMD公司的SPF?5043Z。鏡頻抑制濾波器主要抑制鏡像頻率處的大干擾信號進入混頻器。中頻濾波器進行信道化濾波，抑制混頻后的各階組合分量和信道外干擾。接收信號經過混頻器（選用AD公司的ADL5350）下變頻后得到第一中頻模擬信號，然后輸入至AD9874進行二次混頻，混頻之后送入AD9874內的ADC模塊進行模/數變換。

圖4 接收通路基本組成

接收前端的核心器件就是頻率合成器，其中，鎖相環芯片選用AD公司的低功耗分數鎖相環ADF4157[8]。此芯片專為手持終端而設計，集成度高，一致性好，具有低功耗、小體積、低相噪的優點。其內部集成一個小數[N]分頻的頻率合成器，具有25 b固定模數，在6 GHz實現亞赫茲頻率分辨率。芯片在3 V供電下總電流為23 mA，歸一化噪聲基底為-211 dBc/Hz。

接收通路的接收靈敏度指標要求信號強度不大于-116 dBm，由DSP內解調算法推知基帶信號解調信噪比應不低于5.5 dB，考慮到數字量化誤差等影響，保留1.5 dB余量[9]，即選用解調信噪比為7 dB作為預算。

根據理想接收機的靈敏度計算公式[10]：

[Pin min=-174+NF+10lgB+SNRout min]

已知MDS≤-116 dBm，即：

[-174+NF+10lg25+7-116]

則NF≤7 dB，即接收機靈敏度要達到-116 dBm，接收通路噪聲系數必須要不大于7 dB。

接收機噪聲系數的預算表見表1，根據多級線性網絡級聯的噪聲系數計算公式[10]：

[F=F1+（F2-1）G1+（F3-1）G1*G2+…]

可知整機的噪聲系數為5.8 dB，小于7 dB。所以，接收靈敏度滿足指標要求，可以達到-116 dBm。

2.2.2 發射通路設計

射頻發射通路采用直接正交上變頻結構，基本組成如圖5所示，由IQ低通濾波器、OP放大器、IQ調制器、數控衰減器、射頻推動放大器、功率放大器、低通濾波器組成。其信號流程為：由OMAP3530內部的DSP產生的I、Q兩路正交數字基帶信號，經過雙通道TLV5638轉換變為模擬I/Q信號。模擬I/Q信號分別通過脈沖成形和抗碼間干擾升余弦根低通濾波器后送入正交上變頻器 AD8345，分別與正交的本振信號相混頻后作代數和運算，抵消了無用邊帶。然后直接調制到射頻載波上并送入后級射頻前端，最終通過天線發射出去。

其中，IQ低通濾波器為LC低通濾波器，自行搭建完成。OP放大器選型為AD8137，其為低成本，低功耗差分輸出運算放大器，5 V供電靜態電流為2.6 mA。IQ調制器采用AD公司生產的AD8345正交調制芯片，其工作頻率為140～1 000 MHz，具有0.2 dB的幅度平衡度和0.5 dB的相位平衡度，性能優秀。射頻驅動選用東芝公司2SK3077和三菱公司的RD01MUS2串聯推動，末級功放選用三菱公司的RD07MUS2B芯片，射頻驅動和功放具有高效率特性，在飽和功率下效率可以達到60%以上。

表1 接收機噪聲系數的預算表

[器件名稱＼噪聲

系數＼器件

增益＼鏈路

增益＼鏈路噪聲

系數＼收發開關

限幅器

預選濾波器

低噪放

鏡像抑制濾波器

第一中頻混頻器

第一中頻濾波器

＼0.4

0.2

1.2

0.5

3

6.5

3.5

＼-0.4

-0.2

-1.2

21

-3

-6.8

-3.5

＼-0.4

-0.6

-1.8

19.2

16.2

9.4

5.9

＼0.4

0.6

1.8

2.3

2.3

3.5

3.8

＼第一中頻放大器及

二中頻混頻器＼8.1＼16＼21.9＼5.8＼]

圖5 發射通路基本組成

為了節約成本，本設計中發射通路與接收通路共用頻率合成器，通過基帶單元控制收發切換。發射通路中的本振相位噪聲與鎖頻時長仿真結果分別如圖6和圖7所示。

圖6 本振相位噪聲仿真曲線圖

系統本振相位噪聲要求優于-80 dBc/Hz@1 kHz和 -90 dBc/Hz@10 kHz，鎖頻時長要求小于0.5 ms，由發射通路仿真圖可見設計完全滿足要求。

發射機最大輸出功率要求不小于3 W（即34.8 dBm）。因為低通濾波器及射頻開關的輸入插損約為1.2 dB，所以末級功放輸出功率應該大于36 dBm。如圖5所示，IQ調制器輸出功率為-10 dBm，數控衰減器增益為-3 dB，射頻驅動放大器增益為30 dB，功放增益為22 dB，低通濾波器增益為-2 dB。由發射增益來預算最終輸出功率（單位：dBm）為：

[（-10）+（-3）+30+22+（-2）=37]

由于末級功放管RD07MUS2B的[P-1]值（1 dB壓縮點）為38.5 dBm，所以最終輸出功率約為37 dBm。指標要求是36 dBm，那么功率余量為1 dB，滿足發射功率要求。

圖7 鎖頻時長仿真曲線圖

3 實 現

硬件平臺具體實現中重點考慮了如下問題：

（1）處理器外設資源的合理配置

OMAP3530外圍接口豐富，含多路UART、SPI、McBSP、I2C接口等，存在很多管腳復用的情況，在實現時，規劃好外部器件接口關系，根據信號匹配和端口驅動能力，優先采用端口基本功能，再次考慮端口的第二、第三功能。利用空余端口做冗余設計，使某些功能的實現有一定的自由度[3]。

（2）系統電磁兼容性設計

手機終端PCB涉及到高速數字電路與模擬高頻電路，要充分考慮抗干擾措施。實現時，基帶單元與射頻單元分開布板，基帶板（手機主板）采用去耦電容、濾波設計、接地與隔離設計，射頻板加屏蔽罩，兩者分別供電。電源轉換選用DC/DC與線性電源器件相結合的方式，既保證了鋰電池的轉換效率，降低功耗，又防止了紋波干擾，提高了設備穩定性。

目前，手機硬件平臺已經全部完成，正在進行產品的結構與工藝優化。在實驗驗證中，同樣的調制算法，在之前產品OMAP5912處理器中占用DSP核23%的資源，在OMAP3530硬件平臺上僅占用5%左右。同時，ARM核既可以運行Linux 2.6.32內核加MiniGUI人機交互界面，也可以流暢運行Android 2.3操作系統，系統開放性的優勢非常突出。另外，射頻通路實測接收靈敏度為-117 dBm，發射功率最大為35.7 dBm，其他性能指標也符合要求，同時體積和功耗得到了改善。

4 結 語

本文設計的數字集群智能手機是在原有OMAP5912平臺產品上的升級改進。基帶處理平臺的硬件資源得到了很大提升，可以運行最新的開放式操作系統，射頻收發通路重新設計，選用了一些新的元器件，使整機性能指標更優，功耗更低。基于OMAP3530的智能手機外圍接口豐富，系統靈活性高，擴展性好，支持二次開發，這就為寬帶數字集群業務多樣化提供了可能。將來，隨著數字集群通信系統向寬帶化轉變，這款產品一定會有廣闊的市場前景。

參考文獻

[1] 張雪麗，王睿.應急通信新技術與系統應用[M].北京：機械工業出版社，2010.

[2] 周立功.ARM微處理器基礎與實踐[M].北京：北京航空航天大學出版社，2003.

[3] 趙洪亮，卜凡亮，黃鶴松，等.TMS320C55xDSP應用系統設計 [M].2版.北京：北京航空航天大學出版社，2010.

[4] Texas Instruments. OMAP3530/25 applications processor [R]. USA： Texas Instruments， 2008.

[5] Texas Instruments. TPS65930/TPS65920 OMAP? Power?Management and System Companion Devices Silicon Revision 1.0. （R） [S.l.]：www.ti.com. 2008

[6] Texas Instruments.采用TPS65950為OMAP?3供電：應用設計指南[M].USA：TI，2010.

[7] 趙偉，鮑慧，劉云峰.基于DSP的高速數據采集系統設計[J].電力科學與工程，2008（24）：64?68.

[8] 朱勇峰.基于ADF4157的Σ?Δ小數分頻鎖相環頻率合成器設計[J].電子質量，2011（5）：21?24.

[9] 王文桂，肖曉勁.通信接收機：DSP、軟件無線電和設計[M].3版.北京：人民郵電出版社，2003.

[10] 陳邦媛.射頻通信電路[M].2版.北京：科學出版社，2006.

[11] SCHREIER R， HENDRIKS P. Low?power IC digitizes 300 MHz IF [R]. [S.l.]：[s.n.]， 2002.