高速低功耗電路設(shè)計

摘 要：在現(xiàn)代集成電路設(shè)計過程中，怎樣設(shè)計出高速低功耗的FPGA產(chǎn)品是需要考慮的最主要的兩方面問題。本文結(jié)合以往實例，總結(jié)出一些具體的參考方法。

關(guān)鍵字：FPGA；高速低功耗； 方法措施

FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。

FPGA設(shè)計的總功耗包括靜態(tài)功耗和動態(tài)功耗兩個部分。其中，靜態(tài)功耗是指邏輯門沒有開關(guān)活動時的功率消耗，主要由泄漏電流造成的，隨溫度和工藝的不同而不同。靜態(tài)功耗主要取決于所選的FPGA產(chǎn)品。

動態(tài)功耗是指邏輯門開關(guān)活動時的功率消耗，在這段時間內(nèi)，電路的輸入輸出電容完成充電和放電，形成瞬間的軌到地的直通通路。與靜態(tài)功耗相比，通常有許多方法可降低動態(tài)功耗。

為提高FPGA的數(shù)據(jù)處理速度及降低芯片功耗，邏輯電路設(shè)計應(yīng)重點(diǎn)采用以下措施：

（1）采用流水線，降低芯片功耗，提高系統(tǒng)時鐘。流水線是一種設(shè)計技巧，它在很長的組合邏輯路徑中插入寄存器，寄存器雖增加了運(yùn)算周期數(shù)，卻能大大減少組合邏輯延時，提高整個系統(tǒng)工作頻率。有流水線電路在占用資源略有增加情況下，工作速度是沒有流水線電路的2倍多，可見，少量資源換來了芯片工作速度的成倍增加。

（2）按面積優(yōu)化組合邏輯，減小組合邏輯的復(fù)雜性，從而減少組合電路需要的邏輯門數(shù)量，邏輯門數(shù)的減少，意味著芯片功耗的降低。流水線的使用已經(jīng)保證芯片具有足夠高的處理速度，各個寄存器間的組合邏輯不再以速度為優(yōu)化目標(biāo)進(jìn)行設(shè)計，考慮到功耗要求，應(yīng)以最少的邏輯門數(shù)實現(xiàn)該功能。

（3）以原理圖描述功能模塊的數(shù)據(jù)流，以VHDL語言的行為語句描述控制流。這種邏輯電路設(shè)計思想，充分利用原理圖設(shè)計直觀、形象和VHDL輸入法簡單明了的優(yōu)勢，既可以獲得具有高效率流水線結(jié)構(gòu)的同步電路，又能夠大大縮短設(shè)計時間。

（4）在電路設(shè)計過程中，應(yīng)使用“自底向上”與“自頂向下”設(shè)計相結(jié)合、“邏輯設(shè)計”與“功能仿真”交替進(jìn)行的設(shè)計技巧，以保證邏輯電路的層次化、模塊化以及功能的正確性。首先把邏輯復(fù)雜的功能模塊，分割為幾個相對簡單的小模塊；然后分別設(shè)計這些小模塊，進(jìn)行功能仿真，發(fā)現(xiàn)錯誤，修改設(shè)計，再仿真……，直到功能完全正確；再實例化小模塊，組成功能復(fù)雜的大模塊，依舊重復(fù)功能仿真、修改設(shè)計的過程；再實例化這些大模塊，構(gòu)成更上層模塊……，最后獲得功能完全正確的邏輯電路。

（5）在時鐘網(wǎng)絡(luò)上減少開關(guān)動作也可大幅降低功耗。多數(shù)可提供獨(dú)立全局時鐘的FPGA是分割為幾部分的，若一個設(shè)計間歇地采用部分邏輯，就可關(guān)掉其時鐘以節(jié)省功耗。最新FPGA中的PLL可禁止時鐘網(wǎng)絡(luò)并支持時鐘轉(zhuǎn)換，因此既可關(guān)掉時鐘也可轉(zhuǎn)換為更低頻率的時鐘。更小的邏輯部分能夠潛在地使用本地/局域時鐘來替代全局時鐘，因此不必使用不相稱的大型時鐘網(wǎng)絡(luò)。

（6）對易受干擾的設(shè)計而言，減少意外的邏輯干擾可大幅降低動態(tài)功耗。意外干擾是在組合邏輯輸出時產(chǎn)生的暫時性邏輯轉(zhuǎn)換。減少這種效應(yīng)的一個方法是重新考慮時序設(shè)計，以平衡時序關(guān)鍵路徑和非關(guān)鍵路徑間的延遲。用戶可在軟件工具的幫助下應(yīng)用這種方法，例如某軟件可通過組合邏輯移動寄存器的位置，以實現(xiàn)平衡時序。另外一種方法是引入流水線結(jié)構(gòu)，以減少組合邏輯深度，流水線還有助于增加速度。第二種方法對無意外干擾設(shè)計的效果不明顯，相反還可能增加功耗。

方便快捷的精確功率估算工具，不僅有助于設(shè)計工程師對功率進(jìn)行定量評估，同時也有助于加快產(chǎn)品設(shè)計進(jìn)度。如果在初期功率評估工具和數(shù)據(jù)表中沒有實際數(shù)據(jù)，設(shè)計工程師就不能在設(shè)計階段走得更遠(yuǎn)。獲取初期評估數(shù)據(jù)工具，可使設(shè)計人員在設(shè)計開始之前就進(jìn)行功率估算。此外作為設(shè)計規(guī)劃，工程師可將布局和布線設(shè)計加載到更精確的功率評估持續(xù)當(dāng)中，從而得到一個更精準(zhǔn)的功耗描述。最好的評估工具可使仿真文件無縫集成到電源工具中，因而能夠獲得開關(guān)功率的精確描述；若不能進(jìn)行仿真，則該工具也能自動給出FPGA設(shè)計的評估參數(shù)。

參考文獻(xiàn)：

[1]張?zhí)煨虻龋贔PGA技術(shù)的版間DSP高速數(shù)據(jù)通道鏈路口的設(shè)計。《微電子與計算機(jī)》，2004，（3）：34～36.

[2]趙忠文等，LVDS技術(shù)分析和應(yīng)用設(shè)計。《指揮技術(shù)學(xué)院學(xué)報》，2001，（10）：90～93.