基于IP技術的模擬集成電路設計研究

摘 要：該文基于筆者多年從事模擬集成電路設計的相關工作經驗，以基于IP技術的模擬繼承電路設計流程為研究對象，探討了模擬集成電路設計的意義，特點和具體設計流程，全文是筆者長期工作實踐基礎上的理論升華，相信對從事相關工作的同行能有所裨益。

關鍵詞：IP技術 模擬集成電路 流程

中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設計的意義

當前以信息技術為代表的高新技術突飛猛進。以信息產業發展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術產品，其在國民經濟建設、國防建設以及人類日常生活的重要性已經不言

而喻。

集成電路技術的發展經歷了若干發展階段。20世紀50年代末發展起來的屬小規模集成電路（SSI），集成度僅100個元件；60年代發展的是中規模集成電路（MSI），集成度為1000個元件；70年代又發展了大規模集成電路，集成度大于1000個元件；70年代末進一步發展了超大規模集成電路（LSI），集成度在105個元件；80年代更進一步發展了特大規模集成電路，集成度比VLSI又提高了一個數量級，達到106個元件以上。這些飛躍主要集中在數字領域。

（1）自然界信號的處理：自然界的產生的信號，至少在宏觀上是模擬量。高品質麥克風接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數字領域進行多方面的處理，所以我們看到，每個這樣的系統都要包含一個模一數轉換器（AD，C）。

（2）數字通信：由于不同系統產生的二進制數據往往要傳輸很長的距離。一個高速的二進制數據流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質量，系統可以輸入多電平信號，而不是二進制信號。現代通信系統中廣泛采用多電平信號，這樣，在發射器中需要數一模轉換器（DAC）把組合的二進制數據轉換為多電平信號，而在接收器中需要使用模一數轉換器（ADC）以確定所傳輸的電平。

（3）磁盤驅動電子學計算機硬盤中的數據采用磁性原理以二進制形式存儲。然而，當數據被磁頭讀取并轉換為電信號時，為了進一步的處理，信號需要被放大、濾波和數字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設計有很大的挑戰性。

（5）傳感器：機械的、電的和光學的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉換為電流；超聲系統使用聲音傳感器產生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉換在這些應用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設計專家參與了現代的微處理器和存儲器的設計。許多涉及到大規模芯片內部或不同芯片之間的數據和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數要求對模擬電路設計有一個完整的理解。半導體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術。因此人們經常說高速數字電路設計實際上是模擬電路的

設計。

2 模擬集成電路設計流程概念

在集成電路工藝發展和市場需求的推動下，系統芯片SOC和IP技術越來越成為IC業界廣泛關注的焦點。隨著集成技術的不斷發展和集成度的迅速提高，集成電路芯片的設計工作越來越復雜，因而急需在設計方法和設計工具這兩方面有一個大的變革，這就是人們經常談論的設計革命。各種計算機輔助工具及設計方法學的誕生正是為了適應這樣的要求。

一方面，面市時間的壓力和新的工藝技術的發展允許更高的集成度，使得設計向更高的抽象層次發展，只有這樣才能解決設計復雜度越來越高的問題。數字集成電路的發展證明了這一點：它很快的從基于單元的設計發展到基于模塊、IP和IP復用的

設計。

另一方面，工藝尺寸的縮短使得設計向相反的方向發展：由于物理效應對電路的影響越來越大，這就要求在設計中考慮更低層次的細節問題。器件數目的增多、信號完整性、電子遷移和功耗分析等問題的出現使得設計日益復雜。

3 模擬集成電路設計流程

3.1 模擬集成電路設計系統環境

集成電路的設計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設計EDA工具種類及其舉例

設計資料庫—Cadence Design Framework11

電路編輯軟件—Text editor/Schematic editor

電路模擬軟件—Spectre，HSPICE，Nanosim

版圖編輯軟件—Cadence virtuoso，Laker

物理驗證軟件—Diva，Dracula，Calibre，Hercules

（2）系統環境

工作站環境；Unix-Based作業系統；由于EDA軟件的運行和數據的保存需要穩定的計算機環境，所以集成電路的設計通常采用Unix-Based的作業系統，如圖1所示的工作站系統。現在的集成電路設計都是團隊協作完成的，甚至工程師們在不同的地點進行遠程協作設計。EDA軟件、工作站系統的資源合理配置和數據庫的有效管理將是集成電路設計得以完成的重要保障。

3.2 模擬集成電路設計流程概述

根據處理信號類型的不同，集成電路一般可以分為數字電路、模擬電路和數模混合集成電路，它們的設計方法和設計流程是不同的，在這部分和以后的章節中我們將著重講述模擬集成電路的設計方法和流程。模擬集成電路設計是一種創造性的過程，它通過電路來實現設計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發現其特性的過程。電路的綜合或者設計則是從一套期望的性能參數開始去尋找一個令人滿意的電路，對于一個設計問題，解決方案可能不是唯一的，這樣就給予了設計者去創造的機會。

模擬集成電路設計包括若干個階段，設計模擬集成電路一般的過程。

（l）系統規格定義；（2）電路設計；（3）電路模擬；（4）版圖實現；（5）物理驗證；（6）參數提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設計師應對其余各階段負責。設計流程從一個設計構思開始，明確設計要求和進行綜合設計。為了確認設計的正確性，設計師要應用模擬方法評估電路的性能。

這時可能要根據模擬結果對電路作進一步改進，反復進行綜合和模擬。一旦電路性能的模擬結果能滿足設計要求就進行另一個主要設計工作—電路的幾何描述（版圖設計）。版圖完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機模擬。如果模擬結果也滿足設計要求就可以進行制造了。

3.3 模擬集成電路設計流程分述

（1）系統規格定義

這個階段系統工程師把整個系統和其子系統看成是一個個只有輸入輸出關系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數的范圍要求。

（2）電路設計

根據設計要求，首先要選擇合適的工藝制程；然后合理的構架系統，例如并行的還是串行的，差分的還是單端的；依照架構來決定元件的組合，例如，電流鏡類型還是補償類型；根據交、直流參數決定晶體管工作偏置點和晶體管大小；依環境估計負載形態和負載值。由于模擬集成電路的復雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設計自動化的工具，此環節基本上通過手工計算來完成的。

（3）電路模擬

設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據電路仿真結果來修改晶體管參數；依制程參數的變異來確定電路工作的區間和限制；驗證環境因素的變化對電路性能的影響；最后還要通過仿真結果指導下一步的版圖實現，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實現

電路的設計及模擬決定電路的組成及相關參數，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述稱為版圖。這個環節就是要把設計的電路轉換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規則、匹配性、噪聲、串擾、寄生效應、防門鎖等對電路性能和可制造性的影響。雖然現在出現了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮全面性。

（5）物理驗證

版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規則檢查（DRC，Design Rule Cheek）和版圖網表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規則檢查用于保證版圖在工藝上的可實現性。它以給定的設計規則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區的最小交疊面積等工藝限制進行檢查。版圖網表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網表，然后與原理圖得到的網表進行比較，檢查兩者是否一致。

參考文獻

[1]代揚.模擬集成電路自動化設計方法[J].科技創新導報，2004.

[2]曾一杰.模擬集成電路布局方法研究[J].科技資訊，2004.