基于FPGA視頻處理的低溫設計缺陷分析與排除

鄭辛星，張肖強，楊 靜

(1.蕪湖職業技術學院自動化控制系，江蘇 蕪湖 241003;2.南京航空航天大學電子信息工程學院，江蘇 南京 210016)

責任編輯:魏雨博

在電子設備產品設計過程中，由于參與設計的人員經驗不足，研制周期較短，產品的細節設計往往有不盡如人意之處，這些看似無關緊要的細節設計缺陷，直接影響著產品正常使用。本文分析了一起由于電路細節設計缺陷原因，而引起工業級顯示器在低溫下圖像上下抖動的故障，并根據分析提出了解決方案，經隨后的低溫試驗證明，提出的解決方案可以有效解決圖像上下抖動故障。

1 低溫抖動故障

新研制某型號工業級顯示器進行小批量試產時，有若干臺顯示器在低溫試驗中偶爾出現圖像上下抖動故障的現象。隨著低溫試驗時間加長，圖像上下抖動故障現象出現的頻率更高，現象更明顯。圖像上下抖動故障現象造成的根本原因是場同步信號的衰減、丟失、受到干擾、頻率不穩定、同步信號失真等原因［1］。

對于本顯示器視頻信號通道如圖1所示，視頻信號進入顯示器后，先進入視頻處理板進行視頻格式轉換，然后送入液晶顯示屏進行顯示。將有故障顯示器的視頻處理板更換到無故障顯示器中后，在低溫試驗中出現圖像上下抖動故障，將無故障顯示器的視頻處理板更換到有故障顯示器中后，低溫試驗中無故障出現，因此可以將故障的原因定位到視頻處理板上。

圖1 顯示器視頻信號通道示意圖

2 視頻處理板

在工業視頻顯示系統中，由于工業視頻格式的特殊性和工業顯示器結構尺寸的限制等原因，視頻信號源產生的圖像分辨率與選用的液晶顯示屏分辨率不相同。視頻處理板的主要作用是，將視頻信號源的圖像分辨率轉換成液晶屏分辨率。

目前的視頻處理系統主要有基于專用芯片、基于DSP和基于FPGA三種方式［2］。基于FPGA的方式具有開發周期短、設計靈活、外圍電路簡單、成本低、電路面積小等優點，被廣泛應用到視頻處理系統中［3］。因此，本項目采用Xilinx Spartan－3系列FPGA作為視頻處理板的主處理器。

視頻處理板的工作原理框圖如圖2所示。視頻輸入信號從輸入接口電路輸入，然后送入FPGA進行視頻分辨率轉換，轉換后由輸出驅動電路發送給液晶顯示屏。

圖2 視頻處理板工作原理框圖

FPGA內部的邏輯電路原理框圖如圖3所示，視頻信號源進入FPGA后，由FPGA內的乒乓操作模塊根據視頻信號源同步信號時序寫入數據緩存SRAM中。圖中的虛線和實線分別表示奇場和偶場信號操作流程。顯示屏驅動模塊首先將視頻圖像按照液晶顯示屏分辨率進行縮放，然后生成液晶屏正常顯示所需要的場同步信號、行同步信號和數據使能信號，并根據這些信號時序將縮放后的圖像數據送入液晶屏進行顯示。

圖3 FPGA內部邏輯電路原理框圖

3 故障原因分析

首先，用示波器對視頻處理板上各個測試點的場同步信號進行檢測，觀測到場同步信號波形在低溫下與常溫下基本一致，未發現有異常現象。

然后，對FPGA內部電路設計進行分析。通過分析發現，顯示屏驅動模塊存在兩處設計缺陷:1)未使用視頻信號源的DEN(數據使能信號)進行判斷是否輸入有效圖像數據，而是主觀認定有效圖像數據出現在VSY(場同步信號)上升沿之后的第3個HSY(行同步信號)周期內;2)使用視頻信號源的HSY作為檢測視頻信號源的VSY后肩寬度(注:場同步信號的后肩寬度定義為場同步信號上升沿到出現有效圖像數據的距離，通常用行周期個數表示)的檢測時鐘信號，這不符合FPGA同步電路設計思想，可能產生信號誤判現象［4］。這兩個不當之處有可能是造成顯示器在低溫下圖像抖動的主要原因。

如圖4所示，VSY的后肩寬度為2個HSY周期，即DEN高電平開始出現在VSY上升沿之后的第3個HSY周期內，DEN高電平表明此時視頻數據總線上發送的數據為有效圖像數據。在原FPGA設計中，使用HSY作為檢測VSY后肩寬度的時鐘信號。當VSY上升沿發生后，使用HSY上升沿連續3次檢測到VSY為高電平，則認為視頻數據總線開始傳送有效圖像數據。

圖4 視頻控制信號時序圖

由數字電路基礎知識可以得知，時鐘在檢測信號時需要一定的建立時間和保持時間［5］。建立時間和保持時間如圖5所示。根據FPGA數據手冊［6］可以得知，所使用的FPGA需要建立時間和保持時間分別在2 ns和1 ns之內。

圖5 建立時間和保持時間

如果在視頻信號源中VSY和HSY是由一個系統時鐘產生，如圖6所示，在產生時，VSY的上升沿和HSY的上升沿幾乎是同一時刻的。在常溫工作時，由于VSY和HSY傳送路徑不同，因此信號延遲時間有差異，兩者到達FPGA輸入管腳時上升沿相差了Δt，Δt正好大于等于HSY檢測VSY所需要的建立時間，因此在VSY上升沿后，第一個HSY周期的上升沿檢測到VSY的狀態為高電平，即在VSY后肩時期內，HSY可以連續3次檢測到VSY為高電平，FPGA可以正確接收有效圖像數據。

圖6 VSY上升沿和HSY上升沿關系的變化

當工業顯示器處于低溫環境中，由于元器件的工作參數隨著溫度的變化，VSY和HSY傳輸路徑上的信號延遲時間也發生了相應的變化，特別是傳輸路徑上的關鍵器件多數為CMOS器件，由文獻［7］可知CMOS器件的信號延遲時間將隨著溫度的降低而減少。因為VSY和HSY傳輸路徑不同，因此兩者信號延遲時間受到溫度影響不同，使得FPGA輸入端兩者上升沿之間的時間差Δt小于所需要的建立時間。

當被檢測信號的穩定時間小于所需要的建立時間時，檢測電路檢測到的被檢測信號狀態為不定狀態，即檢測電路輸出可能為高電平狀態，也可能為低電平狀態，或處于高低電平之間的中間狀態［5］。因此，當圖6中所示的VSY上升沿和HSY上升沿之間的時間差Δt小于FPGA所需要的建立時間時，用HSY檢測VSY后肩寬度得到的高電平個數N將是一個不定值，即N有可能為2，有可能為3。但在FPGA原程序中，在VSY上升沿之后，HSY連續3次檢測到VSY為高電平時，才開始接收有效圖像數據，這樣在N=2的情況下，接收到的有效圖像數據丟失了一行。

假設視頻信號源產生的圖像如圖7所示，液晶顯示屏顯示圖像如圖8所示。圖8a為N=3時液晶顯示屏顯示的圖像，圖8b為N=2時液晶顯示屏顯示的圖像。由此可以看出圖8b是從圖7輸入圖像的第二行開始顯示，因此，在低溫試驗中，顯示器的顯示畫面會偶爾出現上下跳動現象。其中，圖8b的最后一行顯示圖像的顏色取決于視頻信號源產生的無效圖像數據的數值。

圖8 N=3和N=2時顯示的圖像

由于元器件的個體差異，受到低溫影響不同，在無故障顯示器中，VSY上升沿和HSY上升沿之間的時間差Δt在低溫下仍能夠保持大于等于需要的建立時間。

4 解決方案

針對以上分析，對FPGA原程序做以下修改:

1)程序嚴格按照FPGA同步電路設計思想，將整個FPGA內的電路系統劃分為兩部分:圖像輸入電路部分和顯示驅動電路部分，每一部分分別使用一個系統時鐘，圖像輸入電路采用信號源送來的信號源時鐘作為系統時鐘，顯示驅動電路采用本地晶振時鐘作為系統時鐘。所有時鐘觸發信號都必須以本系統的系統時鐘信號為觸發信號，兩個時鐘域之間的數據交換采用SRAM乒乓操作方式進行數據交換。

2)在圖像數據輸入電路中，采用系統時鐘檢測視頻信號源的DEN狀態來判斷圖像數據是否有效。如圖9所示，當系統時鐘CLK檢測到DEN為高電平時，則認為視頻總線上的圖像數據DATA為有效圖像數據，電路開始接收圖像數據，并將圖像數據存儲到SRAM中。當CLK檢測到DEN為低電平時，則認為視頻總線上的圖像數據DATA為無效圖像數據。

圖9 采用系統時鐘CLK檢測DEN狀態示意圖

根據以上兩個方面對FPGA程序進行修改，并將修改后的FPGA程序重新綜合與布局布線，生成FPGA比特流文件。將新的FPGA比特流文件下載到有故障的視頻處理板中，將視頻處理板裝入顯示器后在放入低溫試驗箱進行低溫實驗。在實驗中，所有顯示器都沒有再出現過圖像上下抖動故障的現象。因此，試驗表明本文對此次出現的圖像上下抖動故障現象的分析是正確的。

5 結論

通過本文分析，表明本次故障的主要原因在于FPGA程序中對場同步處理不當引起的，即在低溫下使用信號源的行同步信號作為檢測時鐘來檢測信號源的場同步信號，得到相鄰兩場的場同步信號后肩寬度不一定相同，兩者之間可能相差一個行同步周期時間，即引言中所述的同步信號失真的情況。同時，表明了同步電路設計思想在FPGA程序設計中的重要性。

［1］儲霞.電視發射機圖像抖動故障分析［J］.電視技術，2001，25(3):26.

［2］宋海吒，唐立軍，謝新輝.基于FPGA和OV7620的圖像采集及VGA顯示［J］.電視技術，2011，35(5):45－47.

［3］向厚振，張志杰，王鵬.基于FPGA視頻和圖像處理系統的FIFO緩存技術［J］.電視技術，2012，36(9):41－43.

［4］李向濤，仵國鋒.FPGA 同步設計技術［J］.無線通信技術，2003，12(3):58－61.

［5］湯山俊夫.數字電路設計［M］.關靜，胡圣堯，譯.北京:科學出版社，2006.

［6］Spartan－3 FPGA Family:Complete Data Sheet［EB/OL］.［2012－10－30］.http://www.xilinx.com/bvdocs/publications/DS099.pdf.

［7］周鵬，馮一軍.CMOS電路低溫特性及其仿真［J］.低溫物理學報，2005，27(4):331－336.