等離子刻蝕多晶硅問題解析

2013-09-12 01:49:50馬洪江

微處理機 2013年1期

馬洪江，蔡震

(中國電子科技集團公司第四十七研究所，沈陽 110032)

1 引言

微電子工藝技術發展非常快，而其中一個主要的特征尺寸就是溝道長度。在亞微米工藝的集成電路中，往往使用摻雜的多晶硅作為柵極控制部分。這是由于多晶硅電極與半導體之間的功函數差比較小，有利于降低MOSFET的閾值電壓。同時，采用摻雜多晶硅柵來代替常用的鋁柵，能夠承受比較高的熱處理溫度，并且還可以作為離子注入時的掩模版，以實現MOSFET中所說的柵極自對準技術并且串聯電阻小，這有利于提高器件的工作頻率和速度。而多晶硅的腐蝕結果就決定了后來的柵極寬度也就是源漏電極邊界，如圖1所示。下面對多晶腐蝕的一些問題進行簡要的分析和解決。

如果最終的多晶硅柵長度太短，源區和漏區就可能穿通，如果柵長度太長，Ids將減小，從而使IC工作速度緩慢甚至不能工作［1］。

圖1 腐蝕后的摻雜多晶示意圖

2 基本原理

在多晶硅的干法腐蝕中，可以采用含氟基或氯基的氣體進行腐蝕，若選用含氟基的氣體可以獲得很高的腐蝕速率，但多晶硅覆蓋在很薄的柵極氧化層上，如果氧化層被穿透，氧化層下面的源－漏極間的Si也將被快速刻蝕。而含氟基氣體對二氧化硅也有高的腐蝕速率，所以選用含氯基的腐蝕氣體。實際應用中我們選擇CL2和He的混合氣體作為主要腐蝕氣體，反應式如下:

產物之一的SiCL2會形成一層聚合物保護膜:

此保護膜可以保護側壁，造成各向異性腐蝕［2］。

3 問題實例分析及解決

刻蝕多晶硅通常是一個三步工藝過程，這使得在不同的刻蝕工藝中能對各向異性的刻蝕和選擇比進行優化。這三個步驟為:①是預刻蝕，用于去除自然氧化層、硬的掩蔽層(如SION)和表面污染物來獲得均勻的刻蝕(這也減少了刻蝕中作為微掩蔽層的污染物帶來的表面缺陷)，主要采用能刻蝕硅含氟氣體。②是腐蝕至終點的主刻蝕。這一步用來刻蝕掉大部分的多晶硅膜，不損傷柵氧化層并獲得理想的各向異性的側壁剖面。③是過刻蝕，用于去除刻蝕殘留物和剩余多晶硅，并保證對柵氧化層的高選擇比。

我們以LAM 490作為腐蝕設備，選用CL2和He配比作為主刻蝕氣體。通過長時間的實驗及總結，對幾個常見的問題進行分析和解決。

(1)均勻性不好，中間腐蝕速率快

造成此問題的主要原因為電極間隙過大或氦氣流過低。解決方法為減小電極間隙或者增加氦氣流量，氦氣在反應中有助于擴散腐蝕劑，延長離子壽命。

(2)均勻性好，腐蝕速率過低

造成此問題的主要原因有3點，一個是功率過低，導致生成反應離子的數量很少，造成腐蝕速率過低;一個是反射功率過高，過高的反射功率導致了正向功率的損失，此時應注意檢查各種硬件是否有問題，射頻電纜是否都連接正常，有沒有燒壞，反應室內是否有電弧。再有一個就是腐蝕氣流過低，影響了反應離子數量的產生，應加大氣流量或者檢查流量計是否工作正常，計量準確。

(3)腐蝕速率高

造成此問題的主要原因除了跟上面原因相反外，有空氣或者潮氣都會使腐蝕速率加快，應注意檢測反應室的漏率及將要腐蝕的片子進行適當堅膜。

(4)多晶對氧化層的選擇比低

正常情況下，因為選用氯氣和氦氣作為反應氣體，因此對下面的柵氧化層有很高的選擇比，但在下列情況下應注意，這些會降低選擇比:功率高，毋庸置疑離子轟擊的能量太高，應注意降低功率;反應室比較臟，導致反應氣體中含有腔體內部的碳加快了氧化層的腐蝕。

(5)多晶硅腐蝕后“倒梯形”

腐蝕后多晶硅在SEM下呈現出“倒梯形”的形貌，如圖2所示。