基于DDS技術(shù)的實(shí)用信號(hào)源的設(shè)計(jì)

中山市中等專業(yè)學(xué)校電子科 許娜芬

中山職業(yè)技術(shù)學(xué)院 江武志

1.引言

在通訊、電子測(cè)量、電視廣播、雷達(dá)、遙控遙測(cè)、導(dǎo)航等領(lǐng)域都需要在一定頻率范圍內(nèi)產(chǎn)生符合質(zhì)量要求的頻率信號(hào)。隨著電子技術(shù)的發(fā)展，人們對(duì)信號(hào)源的頻率精確度和頻率穩(wěn)定度以及其他方面的要求越來(lái)越高[1-2]。目前，產(chǎn)生一定頻率的信號(hào)一般是采用頻率合成技術(shù)，隨著技術(shù)的發(fā)展，頻率合成器應(yīng)運(yùn)而生，這是實(shí)現(xiàn)頻率合成技術(shù)的電路系統(tǒng)。而直接數(shù)字頻率合成技術(shù)（Direct Digital Frequency Synthesis.簡(jiǎn)稱DDS）頻率轉(zhuǎn)換速度快，頻率分辨率精度高，被廣泛使用。有王學(xué)鳳等人使用DDS芯片的信號(hào)源設(shè)計(jì)[3]；有袁輝使用AD9854和FPGA基于DDS理論設(shè)計(jì)并實(shí)現(xiàn)了多模式多波形雷達(dá)信號(hào)源[4]；有劉健余等設(shè)計(jì)的基于DDS和PLL的Chirp超寬帶信號(hào)源[5]等。DDS技術(shù)在各個(gè)領(lǐng)域的應(yīng)用越來(lái)越多，越來(lái)越廣。

本系統(tǒng)設(shè)計(jì)制作一個(gè)能夠產(chǎn)生正弦波和方波的信號(hào)源。其中要求信號(hào)頻率在20Hz到20KHz的范圍內(nèi)實(shí)現(xiàn)程控步進(jìn)，步長(zhǎng)1Hz，幅度則要求在100mV到3V間實(shí)現(xiàn)步長(zhǎng)為100mV的程控步進(jìn)，而方波的占空比要在2%到98%間可實(shí)現(xiàn)步長(zhǎng)為2%的程控調(diào)整，且要求波形性能良好。綜合以上因素，可知本系統(tǒng)的核心是在于波形的產(chǎn)生（包括頻率和占空比的程控）以及幅度的程控。

2.DDS芯片AD9850簡(jiǎn)介

要產(chǎn)生一定頻率的信號(hào)源，有多種實(shí)現(xiàn)方法，如采用像8038這樣的函數(shù)信號(hào)發(fā)生器，或者是利用鎖相環(huán)的跟蹤和濾波作用將頻率鎖定在所需要的諧波分量或者組合頻率分量中[1]。但是這兩種方法不是步長(zhǎng)難以滿足要求就是輸出頻率范圍達(dá)不到要求，不適合產(chǎn)生低頻信號(hào)。因此，本設(shè)計(jì)采用直接數(shù)字頻率合成芯片。DDS（直接數(shù)字頻率合成）是基于相位概念提出的一種直接合成所需波形的頻率合成技術(shù)[1]，特別適合于生成頻率低、頻帶寬、頻率穩(wěn)定性和準(zhǔn)確度較高及波形復(fù)雜的場(chǎng)合，可以很方便地生成符合要求的正弦波和方波。

本系統(tǒng)使用美國(guó)AD公司推出的高集成度頻率合成器AD9850。其組成原理如圖1所示。

AD9850采用CMOS工藝，供電在3.3V左右。供電時(shí)功耗僅為155mW，采用28腳SSOP表面封裝形式，具有125M時(shí)鐘頻率。AD9850在接上精密時(shí)鐘源及寫(xiě)入頻率相位控制字之后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號(hào)源或者經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出[1、6]。

3.主要電路設(shè)計(jì)

系統(tǒng)原理總圖如圖2所示。

3.1 正弦波及方波產(chǎn)生電路

正弦波及方波產(chǎn)生的電路圖如圖3所示。

3.1.1 正弦波產(chǎn)生

AD9850[7-8]的ROM中已預(yù)先存入正弦函數(shù)表，其包含一個(gè)正弦波周期的數(shù)字幅度信息，每一個(gè)地址對(duì)應(yīng)正弦波中0°-360°范圍的一個(gè)相位點(diǎn)。查詢表把輸入地址的相位信息映射成正弦波幅值信號(hào)，驅(qū)動(dòng)DAC輸出模擬量。工作時(shí)，用單片機(jī)送入頻率碼。AD9850輸入采用并行方式，8位一個(gè)字節(jié)，分5次輸入，其中32位是頻率碼，另8位中的5位是相位控制碼，2位是用于選擇工作方式，1位用于電源休眠。改變讀取ROM的數(shù)目，即可改變輸出頻率。AD9850的頻率輸出頻率的一般表達(dá)式為：

式中，k為頻率碼，是32位的二進(jìn)制數(shù)。fc為系統(tǒng)時(shí)鐘頻率，即125MHz。本設(shè)計(jì)中頻率變化范圍在20Hz到20KHz之間，則周期變化范圍為50ms到50us，時(shí)鐘周期為0.04us。當(dāng)輸出頻率最高時(shí)，即20kHz，此時(shí)最小周期，所以步進(jìn)寬度為：

3.1.2 方波產(chǎn)生

以DDS芯片產(chǎn)生的正弦波為基波，通過(guò)STM32F103ZE單片機(jī)對(duì)DDS芯片內(nèi)部比較器的控制來(lái)改變方波的頻率和占空比的值。

表1 正弦波測(cè)試結(jié)果

表2 方波測(cè)試結(jié)果

圖1 AD9850組成原理[1、6]

圖2 系統(tǒng)原理總圖

圖3 正弦波及方波產(chǎn)生的電路圖

圖4 幅值調(diào)制電路圖

圖5 鍵盤(pán)接口電路設(shè)計(jì)圖

圖6 數(shù)碼管顯示電路圖

圖7 軟件設(shè)計(jì)流程圖

圖8 正弦波輸出實(shí)測(cè)幅度相對(duì)誤差圖

圖9 方波輸出占空比相對(duì)誤差圖

3.2 幅值調(diào)制電路

采用8位并行D/A轉(zhuǎn)換器DAC0832來(lái)實(shí)現(xiàn)正弦波與方波的幅度步進(jìn)。DAC0832具有價(jià)格廉價(jià)、接口簡(jiǎn)單、轉(zhuǎn)換控制容易、與微處理器完全兼容的優(yōu)點(diǎn)。將DDS生成的正弦波或方波接到DAC0832的基準(zhǔn)電壓輸入端VREF，通過(guò)單片機(jī)STM32F103ZE來(lái)調(diào)整DAC0832的輸入數(shù)字量（N），從而完成正弦波和方波100mv的步進(jìn)。其對(duì)應(yīng)的輸出電壓為：

其中，N為幅值控制值。

本設(shè)計(jì)所使用的幅值調(diào)制電路如圖4所示。

3.3 其它電路

系統(tǒng)顯示部分采用10位共陰數(shù)碼管來(lái)實(shí)現(xiàn)，數(shù)碼管顯示數(shù)字清晰且直觀。同時(shí)，在鍵盤(pán)及顯示的控制上由單片機(jī)STM32F103ZE來(lái)實(shí)現(xiàn)，這樣做既節(jié)省了資源，又提高了電路的工作效率。圖5是STM32F103ZE單片機(jī)最小系統(tǒng)的鍵盤(pán)接口電路設(shè)計(jì)圖。其中JP1為STM32F103ZE單片機(jī)最小系統(tǒng)的PA口的擴(kuò)展口，鍵盤(pán)采用獨(dú)立按鍵掃描方式。

10位數(shù)碼管可顯示信號(hào)的頻率、幅值等值。電路圖如圖6所示。

4.軟件設(shè)計(jì)

STM32F103ZE單片機(jī)控制AD9850產(chǎn)生頻率和相位都可控制的正弦波，頻率量由鍵盤(pán)決定，步進(jìn)量為1Hz。AD9850頻率分辨率為0.029104Hz，完全能夠滿足要求。正弦號(hào)送入到DAC0832的基準(zhǔn)電壓輸入端VREF，單片機(jī)控制D/A轉(zhuǎn)換器的數(shù)字量調(diào)節(jié)其幅值，設(shè)置按鍵調(diào)整值實(shí)現(xiàn)100mv的步進(jìn)。設(shè)置按鍵調(diào)整占空比和幅值，單片機(jī)通過(guò)對(duì)AD9850內(nèi)部比較器的控制，從而改變方波的占空比和頻率。方波信號(hào)送入到DAC0832的基準(zhǔn)電壓輸入端，單片機(jī)控制D/A轉(zhuǎn)換器的數(shù)字量調(diào)節(jié)其幅值，設(shè)置按鍵調(diào)整幅值可實(shí)現(xiàn)100mv的步進(jìn)。

5.系統(tǒng)測(cè)試結(jié)果及誤差分析

表1所示為正弦波測(cè)試結(jié)果，表2所示為方波測(cè)試結(jié)果。

5.1 圖8是正弦波輸出的實(shí)測(cè)幅度相對(duì)誤差圖

圖中藍(lán)紅青紫色曲線代表預(yù)設(shè)幅度值分別是0.1V、1V、2V和3V的正弦波輸出的幅度相對(duì)誤差。其中一條曲線代表預(yù)設(shè)幅值確定時(shí)，預(yù)設(shè)不同的頻率時(shí)，正弦波輸出的幅值相對(duì)誤差。從圖中可以看出相對(duì)誤差控制在一定的范圍內(nèi)。而系統(tǒng)輸出的正弦波頻率與預(yù)設(shè)頻率之間的平均相對(duì)誤差約在0.0021%，誤差極小。

5.2 圖9是輸出方波占空比相對(duì)誤差圖

從圖中可以看出占空比相對(duì)誤差控制在一定的范圍內(nèi)，其平均占空比相對(duì)誤差約0.31%，大部分相對(duì)誤差較小。而方波的輸出頻率與系統(tǒng)的預(yù)置頻率之間的平均相對(duì)誤差達(dá)到約0.005%，誤差率很低。幅值平均相對(duì)誤差約0.303%。由此可見(jiàn)，系統(tǒng)輸出的方波相關(guān)參數(shù)的誤差均較小。

5.3 造成誤差的原因有很多

造成誤差的原因有很多，系統(tǒng)本身的硬件就會(huì)產(chǎn)生一定的量化誤差。比如芯片本身所帶來(lái)的誤差，還有就是焊接電路時(shí)的電路布局和電路走線，這也會(huì)引起一定的誤差和干擾。

6.總結(jié)

本系統(tǒng)實(shí)現(xiàn)了可控正弦波和方波的生成，并在10位數(shù)碼管顯示其基本要求。DDS芯片AD9850產(chǎn)生的信號(hào)源，頻率穩(wěn)定，誤差小。在實(shí)踐測(cè)試中得知從AD9850輸出的正弦波幅值會(huì)隨頻率變化，最后通過(guò)軟件編程明顯減少了幅值誤差。關(guān)鍵部分在于產(chǎn)生占空比可控的方波，最后通過(guò)單片機(jī)對(duì)DDS內(nèi)部比較器的控制來(lái)實(shí)現(xiàn)方波的占空比可控，可控結(jié)果很理想，誤差很小，精確度高，達(dá)到了系統(tǒng)的要求。

[1]楊蕊.基于DDS技術(shù)的實(shí)用信號(hào)源設(shè)計(jì)[D].華中師范大學(xué),2012,5.

[2]王建明.基于DDS技術(shù)的多波形信號(hào)源設(shè)計(jì)[D].南京理工大學(xué),2005,6.

[3]王學(xué)鳳等.基于DDS芯片AD9851的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)[J].微計(jì)算機(jī)信息,2008,24(8-1):111-112.

[4]袁輝.基于FPGA的數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,2011,37(9):67-69.

[5]劉健余等.一種基于DDS和PLL的Chirp超寬帶信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)[J].重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版),2011,23(1).

[6]Each Manufacturing Company.AD9850[DB/OL].http://datasheet.eeworld.com.cn/pdf/AD/68298_AD9850.pdf.

[7]Analog Devices Inc.CMOS.125MHz complete DDS synthesizer AD9850[M].[S.1.]:Analog Devices Inc.,1999.

[8]牛耕,陳思宇等.基于DDS技術(shù)的正弦交流信號(hào)源的設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2012,35(3):52-56.