基于查表結構的信號發生器

摘 要：用模擬電路來制作信號發生器已經有很久的歷史了，但是模擬電路有很多的缺點，比如連線復雜、調試煩瑣并且可靠性比較較差。用verilogHDL編程，在Altera公司的FPGA芯片上實現的可調節信號發生器，不僅提高了系統可靠性，而且很容易實現系統信號實時快速的測量，也為基于FPGA的可調信號發生器在實際領域的廣發應用創造很好的條件。

關鍵詞：信號發生器；FPGA；quartusⅡ

中圖分類號：TP311.52 文獻標識碼：A 文章編號：1674-7712 （2013） 20-0000-01

一、信號發生器在工程領域廣泛的應用

信號發生器指的是能產生所需參數的電測試信號的儀器。其輸出的波形包含正弦波、方波、三角波、鋸齒波等等的波形。信號發生器又被稱為信號源或振蕩器，在生產實踐和科技領域中應用十分普遍。在通信工程的科研實驗里，經常需要用到不同頻率和多種相位的信號源，比如正弦波、三角波、方波和鋸齒波等，因而多波形信號發生器的的設計還是十分必要的。傳統的信號波形發生器多采用模擬分立元件來實現，產生的波形種類很受電路硬件的限制，即不但體積大，而且靈活性和穩定性也相對較差。近幾年來，以數字技術為基礎的波形發生器發展的速度很是驚人，性能指標都得到了很大的提高。現場可編程邏輯門陣列器件具有容量大、運算速度快、現場可編程等很多優點，使得許多復雜電路的設計方法有了新的突破，因此，FPGA越來越廣泛得被應用到了實際工程中。

二、FPGA實現方法的優勢

傳統的方法是利用集成DDS的芯片AD985產生10hz到1Mhz的正弦波、方波和三角波，用FPGA和單片機共同控制整個系統的運行，這種方法能實現高速度的頻率變換，并且相位噪聲很低，與其他的方法對比具有最高的工作頻率。但是整個系統中用了大量的倍頻、分頻、混頻和濾波環節，因而直接頻率合成器的結構很復雜，體積太大，實現的成本也很不經濟。

用基于FPGA的查表結構來實現多通道的信號發生器，不僅實現方法簡單而且體積很小，很符合現代電子工程領域的發展趨勢。

三、實現方法

利用Altera公司的quartusⅡ軟件來設計并進行仿真，當仿真成功之后下載到Altera公司的FPGA芯片cyloneⅢ中運行，在輸出段與8位DA轉換芯片相連，之后在示波器上觀察結果。在利用quartusⅡ進行設計的過程中，用verilog語言實現設計的要求，并且將整個信號發生器分為許多小的模塊，利用模塊化設計的思想來設計，這樣不僅可以使整個設計變得有條理，而且設計工程中不易出錯。設計完成并進行仿真之后，當發現錯誤的時候也可以以模塊為單位來查錯，進而使仿真成功的幾率大大的增加。

整個系統包含如下模塊：（1）2-4譯碼器模塊，利用此模塊可以控制輸出的波形的形狀。（2）位寬為10bit的計數器模塊，計數器模塊式用來產生內存地址的，當計數器的計數值達到最大值時其自動歸0，從而可以輸出不斷循環的波形。（3）存儲正弦波離散數據的存儲器模塊。（4）存儲方波離散數據的存儲器模塊。（5）存儲三角波離散數據的存儲器模塊。（6）存儲鋸齒波離散數據的存儲器模塊。

四、實驗過程和結果

（一）實驗過程

本實驗過程在QuartusⅡ中仿真實現，使用軟件自帶的IP核和自己編程的方法共同來實現本實驗。圖1是本實驗的原理圖，其中dec2_4和cnt10是通過自己編程的方法實現的，而ROM1模塊sin、square、triangle、sawtooth是利用QuartusⅡ自帶的的IP核來實現的。

（二）仿真結果

以下的四幅圖分別表示了sin、square、triangle、sawtooth四中不同波形的數字信號輸出數值，經過DA轉換后就可以變成模擬信號來使用。

參考文獻：

[1]王誠，蔡海寧，吳繼華.AlteraFPGA/CPLD設計[M].北京：人民郵電出版社，2013.

[2]張毅剛.單片機原理及應用[M].北京：高等教育出版社，2010.

[3]夏宇聞，胡燕祥，刁嵐松.verilogHDL數字設計與綜合[M].北京：電子工業出版社，2013.

[4]潘松，黃繼業，潘明.EDA技術實用教程——verilogHDL版（低四版）[M].北京：科學出版社，2010.