Low—K介質與Cu互連技術在新型布線系統中的應用前景

摘 要：集成電路（IC）的快速發展對ULSI布線系統提出了更高的要求。本文通過對ULSI互連布線系統的分析，在介紹了ULSI新型布線系統的同時，嘗試預測互連技術的趨勢走向，同時展望Low-K介質與Cu互連技術在新型布線系統中的應用前景。

關鍵詞：ULSI Low-K介質 Cu互連

中圖分類號：TN47 文獻標識碼：A 文章編號：1674-098X（2013）04（c）-0119-02

如今，半導體工業飛速發展，人們對于電子產品的功能和體積也提出了進一步的要求，因而，提高集成電路的集成度、應用新式材料和新型布線系統以縮小產品體積、提高產品穩定性勢在必行。根據Moore定律，IC上可容納的晶體管數目，約每隔18個月便會增加一倍，性能也將提升一倍。日益減小的導線寬度和間距與日益提升的晶體管密度促使越來越多的人把目光投向了低介電常數材料在ULSI中的應用。另一方面，金屬鋁（Al）是芯片中電路互連導線的主要材料，然而，由表1可知，金屬銅（Cu）的電阻率比金屬鋁（Al）低40%左右，且應用Al會產生更明顯的互聯寄生效應。因而應用金屬銅（Cu）代替金屬鋁（Al）作為互連導線主要材料就成為集成電路工藝發展的必然方向[1]。（如表1）

1 低介電常數材料（Low-K）

一直以來，有著極好熱穩定性、抗濕性的二氧化硅（SiO2）是金屬互連線路間使用的主要絕緣材料。如今，低介電常數材料（Low-K）因其優良特性，逐步在IC產業被推廣應用。

Low-K材料基本可以分為無機聚合物與有機聚合物這兩大類，常見Low-K材料有：納米多孔SiO2、SiOF氟硅玻璃（FSG）、SiOC碳摻雜的氧化硅（Black Diamond）、SiC：N氮摻雜的碳化硅HSQ（Hydrogen Silsesquioxane）、空氣隙。Low-K材料制備及其介電常數值見表2。

現階段的研究認為，通過降低材料的自身極性與增加材料中的空隙密度是主要的兩種降低材料介電常數的方法。首先，從降低材料自身極性的方法來看，包括降低材料中電子極化率（electronic polarizability），離子極化率（ionic polarizability）以及分子極化率（dioplar polarizability）等方法[2]。

此外，由Debye方程：（式中為材料介電常數，為真空介電常數，與分別為電子極化和分子形變極化，N為分子密度），不難看出，可以通過增加材料中的空隙密度從而達到降低材料的分子密度，這就是降低介電常數的第二種方法。

針對上文所述的第一種方法中，在SiO2中摻雜F元素制成SiOF（亦即FSG，見表2）的方法在0.18μm技術工藝中得到了廣泛的應用。而且，人們發現，通過在SiO2中摻雜C元素能夠在降低材料的介電常數上獲得更好的效果。其原理是：利用了材料中形成，以Si-C和C-C鍵為基礎的低極性網絡結構，達到了降低材料介電常數的效果。基于此項的研究，諸如無定形碳薄膜的研究，已可以將材料的介電常數降低到3.0或更低[3]。

2 互連線材料——銅（Cu）

隨著集成電路（IC）的發展，電路特征尺寸不斷縮小，芯片內部連線密度不斷提高，金屬布線層數急速增加（見圖3），隨之而來的是器件門延遲的相對縮小和互連延遲的相對增加，增加的互連線電阻R和寄生電容C使互連線的時間常數RC大幅度的提高（見圖4）。互連中的電阻（R）和電容（C）所產生的寄生效應（Parasitic effects）越來越明顯。

在深亞微米（0.25μm及其以下）工藝下，互連延遲已經超過門延遲成為制約各項性能的主要瓶頸[4]。由于互連寄生效應，電路的性能將受到嚴重的影響，如功耗增加、信號失真、連線間以及層間的串擾噪音（crosstalk noise）等。因而尋找并采用低阻率金屬以代替金屬鋁便成為集成工藝發展的必然方向，此舉通過減小互連線串聯電阻，可達到有效減少互連線RC延遲的目的。

Cu是目前采用最廣泛的互連材料，它有Al所不能比擬的優良性質。在抗電遷移率、熔點、熱功率等方面，Cu比其他金屬有更好的綜合特性。更重要的是Cu的電阻率僅為Al的60%（見表1），這樣能有效地降低時延。

然而，Cu互連線的引入也帶了許多新的問題。

首先，其帶來了許多新的可靠性問題，原因有：（1）新技術的被迫引用。Cu互連工藝的發展道路并不平坦，光刻和污染的問題使得Cu互連的應用進展緩慢[5]。為了防止和解決Cu的污染和難以刻蝕的問題，Cu互連關鍵工藝中需要引入阻擋層、化學機械拋光（CMP）平坦化、專門的通孔技術與通孔材料，以及殘余雜質的清潔等工藝。（2）Al（Cu）有穩定的界面，而銅卻沒有穩定的界面[6]。對Al（Cu）合金而言，顆粒邊界的激活能為0.80～0.96 eV，與界面或內部相比是最小的，故Al（Cu）中，顆粒邊界擴散占主導地位。同理，Cu中界面擴散占主導地位。（3）加工后不同的連線結構。Al連線工藝是平面工藝；而Cu互連工藝則是全新的3D微結構。

此外，Cu互連工藝還引人了新的失效機理，就是電化學失效機理，它可能導致Cu金屬連線間的短路[7]。對于Cu互連工藝多層互連，信號的失真、連線間的信號串擾等也是尚待解決的問題。

對于Cu互連系統而言，Cu的可靠性只是一個重要方面，它還包括Low-k介質層、Cu與介質層的集成等可靠性問題。

不過，雙大馬士革工藝（Dual Dama scene）和CMP技術的出現使得Cu互連工藝得到了突破性的發展。

近年來，Yos Shacham-Diamand等人提出了銀（Ag）互連技術[8]。在相互傳輸延遲的性能方面，采用Ag比Cu互連導電材料有7%的改進。以Ag為導線的器件可承受比Cu為導線器件更密集的電路排列，還可進一步減少所需金屬層數目，以進一步減少生產成本。然而，Ag互連無論是在電遷移、應力遷移方面，還是在與其他材料的粘附性、集成兼容性等，都遠遠不及Cu互連[9]。因此Ag互連技術目前不具備大規模代替Cu互連技術的條件。

4 結語

Low-K介質與Cu互連技術的出現推動了對集成電路產業的發展。本文對Low-K介質與Cu連線的原理與應用現狀進行了分析，得出今后IC產業中絕緣介質材料與互連引線材料的發展趨勢：（1）具有介電常數低，熱穩定性好，耐酸堿，易于圖形化和腐蝕，機械強度大，可靠性高，擊穿場強高，熱導率高等特性的Low-K介質將會得到更加廣泛的應用。（2）基于大馬士革結構的互連技術及相關技術的改進與發展，使得Cu互連技術取代傳統Al互連技術成為目前主導的互連技術。Ag互連技術由于技術尚未成熟暫時不能大規模取代Cu互連技術。

參考文獻

[1]趙智彪，許志，利定東.低介電常數材料在超大規模集成電路工藝中的應用[A].半導體技術，2004，29（2）：4-5.

[2]JIN Y K，MOO S H，et al. Origin of low dielectric constant of carbon-incorporated silicon oxide film deposited by plasma enhanced chemical vapor deposition，J.Appl. Phys.，2001，90（5）：2469-2473.

[3]HAN S M.and Aydil E S.Reasons for Lower dielectric constant of fluorinated SiO2 films， J.Appl.Phys.，1998，83（4）：2172-2178.

[4]Song Dengyuan，Zong Xiaoping，Sun Rongxia，et a1.Copper Connections for IC and Studies on Related Problems[J].Semiconductor Technology，2001，26（2）：29—32.

[5]王陽元，康晉鋒，超深亞微米集成電路中的互連問題——低k介質與cu的互連集成技術[J].半導體學報，2002，23（11）：1 123—1 124.

[6]Marathe A P.Reliability Issues in Interconnects[EB/OL].Technology Reliability Development，Technology Development Group Advanced MicroDevices，Inc，1999-10-13.

[7]Harsanyi G.Copper May Destroy Chip—level Reliability[J].IEEE Electron Device Letters，1999，20（1）：5-8.

[8]Yosi Shacham-Diamand， Alexandra Inberg，Yelena Sverdlov，and Nathan Croitoru. Electroless Silver with Tungsten Thin Films for Microelectronics and Microelectromechanical System Applications[J].Journal of The Electrochemical Society，2000，147（9）：3345-3349.

[9]黃浩，魏良，唐電.半導體金屬互連集成技術的進展與趨勢[A].金屬熱處理，2004，29（8）：30.