基于FPGA 的衛星導航高精度定位系統設計

張洪革， 張 穎 ， 龐春雷， 張 豪

（1.空軍電磁頻譜管理中心，北京 100843；2.空軍93936部隊銀川場站，甘肅 銀川 750070；3.空軍工程大學 信息與導航學院，陜西 西安 710077）

全球衛星導航系統 （Global Navigation Satellite System，GNSS）應用產業已成為一個全球性的高新技術產業，無論是軍用還是民用，都產生了顯著的效益。隨著北斗衛星組網的不斷完善，基于北斗的雙模甚至多模接收機也在加緊進行研發，高精度多模接收機的研制過程中，環路部分和定位部分調試非常重要，直接關系到接收機性能的好壞[1]，而多模多頻牽涉到較多的信號通道和環路參數，利用傳統的示波器和邏輯分析儀進行調試所觀測的數據有限，而且對于出現錯誤的數據不能及時進行抓捕和分析。FPGA內嵌的SignalTap II或Chipscope邏輯分析儀占用其內在資源，深度有限，且每次都需要重新編譯，占用時間較長[2-3]，因此如何解決多通道的環路和定位調試過程中的數據監測問題也成為研制衛星導航接收機的關鍵。

論文針對此問題基于FPGA和DSP設計了GNSS接收機（雙模四頻，L1，L2，B1，B2）及調試監測軟件系統。 首先對系統總體進行了設計，然后設計了L2載波接收、多徑效應抑制和環路三部分，從而完成了高精度接收機的設計，其次對調試監測系統進行了設計，最后對整個高精度定位系統進行了測試。

1 系統總體設計

衛星導航高精度定位系統的設計主要包括高精度接收機和數據調試監測系統兩部分。高精度接收機為COMPASS/GPS雙模四頻接收機，其每個頻點采用了12個通道，共48個通道。該接收機使用了FPGA和DSP芯片相結合的方法，型號分別為Xillinx公司的Spartan6-150和Ti公司的TMS320C6713。總體框圖及其單通道框圖分別如圖1、圖2所示。

圖1 接收機總體框圖Fig.1 Total frame of GNSS receiver

圖2 接收機單通道原理及調試監測系統框圖Fig.2 Frame of single cannel principle and testing&inspecting system

接收機主要由射頻、基帶和定位三大部分組成[4]，FPGA完成信號的捕獲和跟蹤，DSP完成導航電文的提取、載波環和碼環的鑒相與濾波，并將相關數據通過雙向數據總線傳送給FPGA，調整碼NCO和載波NCO。主要工作流程為：天線收到的射頻信號經模擬下變頻成為中頻信號，再經過A/D采樣后送至FPGA處理。經過加權自適應量化后，數字信號與本地復現的正交載波相乘后分成同相（I）和正交（Q）兩路數據，I、Q兩路信號經過濾波抽取以后送至相關累加器，與本地復現的超前、即時和滯后三路C/A碼進行相關累加。六路相關累加值送至DSP，DSP處理之后產生控制信號控制C/A碼的產生和載波NCO的相位字和頻率字。同時將環路數據和定位數據通過串口傳送到計算機上，通過軟件編程實現系統的輔助調試和監測功能。

2 高精度接收機設計

高精度接收機與導航型接收機在硬件上差別較大，其射頻、基帶電路的主要指標都高于導航型接收機。對基帶信號處理也有其自身特點，實現難度較大，主要體現在：1）A/D采樣時鐘頻率、穩定度要求較高；2）碼相位測距精度高，抗多徑技術和時序要求高；3）載波相位的測距精度高，導致本地載波NCO的碼表很大、位寬較寬，也需要較好的抗多徑抑制；4）高采樣率決定了后續的下變頻和濾波工作在高速率上，必須合理選取量化位數和本地載波NCO精度；5）碼跟蹤環和載波跟蹤環有成熟的理論可供參考，但是必須通過大量的實驗才能獲得較優的參數。在時鐘選取上，采用美國XX型的鐘可以達到較好的效果，雖然也存在零漂，但其均值和方差可以在開機后統計出來，利用計數器統計出每個區間內數據的數目，然后根據結果進行調整。對于高精度接收機，核心是L1、L2、B1和B2頻點載波相位的高精度測量，由于L1頻率上調制有民碼，可以利用C/A碼的相關測量L1載波相位，其主要的設計難點在于L2頻率載波相位的測量，B1、B2頻率為北斗的頻率，測量方式與L1頻率相似。所有頻率載波相位的精確測量都需要解決多徑的問題[5]。

2.1 L2載波接收技術設計

美國軍方為了防止對軍用P碼的欺騙，利用保密的W碼對L1、L2載波的P碼進行調制，形成具有反欺騙功能的Y碼[6]。由于GPS的L2載波上僅調制有P碼，且不知道Y碼的結構，只能利用無碼或半無碼技術進行L2信號的測量。無碼接收技術不需要知道Y碼的結構，半無碼技術利用了公開的P碼，并利用Y碼是P碼和W碼的模2和特點，其中W碼帶寬約為500 kHz。目前，幾大廠商采用的無碼或半無碼技術主要有4種：平方法，交叉相關法，P碼輔助L2平方和Z跟蹤法。由于平方法存在半波長的模糊度和平方損（降低30 dB）問題，交叉相關法需要寬帶濾波，信噪比一樣會損失（約27 dB），P碼輔助L2平方法只能進行L2載波的半波長測量，因此論文選取Z跟蹤法。

Z跟蹤法綜合了交叉相關和P碼輔助L2平方法的優點，同時還利用了W碼和P碼之間的碼長關系（W碼碼長約為P碼碼長的20倍），L1和L2信號處理后可以得到W碼的估計，原理如圖3所示。

圖3 Z跟蹤法原理圖Fig.3 Principle frame of Z tracking algorithm

L1、L2信號與本地產生的P碼進行相關，當相關器輸出的信號包絡最大時，認為本地P碼與接收的P碼對齊。P碼相關后的L1、L2載波調制有W碼，帶寬約為1 MHz。對于L1載波，L1-W帶通濾波器的輸出與從C/A碼恢復的L1載波混頻，然后經低通濾波器后進行積分累加，積分時間為W碼的碼長，積分時刻由P碼以及P碼和W的碼長關系確定。積分累加后輸出信號的正負可以作為W碼極性的估計。對L2信號進行同樣的處理，由于P2碼受電離層影響產生的延遲大于P1碼延遲，可以認為P2碼是P1碼經延遲后所得，因此，可以用一個具有可變延遲的P碼生成器實現圖3中兩個P碼生成器的功能。

L2-Y碼信號與本地P碼相關后，與L2鎖相環中NCO產生的本地L2載波混頻。混頻后的信號經低通濾波器后根據L2-P碼確定的時刻進行積分累加。L2信號的積分累加輸出與時間鎖存中從L1信號估計得到的相應L1-W碼估計進行相關，當時間同步時，L2積分累加后輸出中的W碼將被移去，鎖相環可以對L2載波進行全波長跟蹤測量，而不需要很精確地知道W碼的碼長。由于L1信號較L2信號強3dB，并且在W碼確定以前已經與本地P碼相關去掉了L1、L2載波上的P碼，使得信號帶寬從20 MHz縮小到1 MHz，所以其平方損較小（約為13 dB），有效地提高了測量中的數據質量。

2.2 多徑效應抑制設計

多徑效應是影響接收機精度的主要因素之一，可以造成1/4個波長誤差。一般是通過抗多徑天線和基帶信號處理兩方面進行修正。基帶處理主要是利用窄相關技術或者以窄相關技術為基礎而改進的如MEDLL（Multipath Estimating Delay Lock Loop）、PAC（Pulse Aperture Correlator）以及 Strobe等技術。

對于測量型接收機，其周圍環境較為穩定，多徑變化也緩慢，因此在設計時采用了MEDLL技術。MEDLL是建立在統計理論基礎上的一種抗多徑技術[7]，如圖4所示，MEDLL采用多個相關器得到相關函數的多個采樣值，然后根據最大似然準則進行迭代計算。理論上，如果接收機受到M路多徑信號的影響，就需要進行M次迭代計算，但在實際環境中，并不知道存在多少個多徑信號。由于所有的多徑信號中只有其中的1-2路占主導作用，因此實際操作中M值一般選取3或4。在迭代計算的過程中，MEDLL將多徑信號考慮在內，利用并行通道的窄相關采樣，估計出直接信號和多徑信號的幅度、延遲和相位，分析延遲最小的信號為直達信號，其它較大延遲的信號認為是多徑信號分量被消除。

圖4 MEDLL并行處理通道原理圖Fig.4 Principle frame of MEDLL paralleling cannel

2.3 環路設計

環路設計包括碼環和載波環的設計，主要難點在于設計用于反饋控制設備行為的控制系統，包括延遲鎖定環（DLL）、鎖相環（PLL）和鎖頻環（FLL）[8]。好的動態性能要求DLL能夠精確跟蹤由系統動態而引起的碼延遲變化，系統動態包括時鐘漂移以及用戶和衛星運動的視線方向分量。這里考慮用來自于PLL或者FLL的速率測量來輔助DLL的方案，進而改善其動態性能，對于接收機轉到高精度定位時，利用延長積分時間的方案提高測量精度。

載波同步也考慮到兩種情況，PLL能夠同時跟蹤載波頻率和相位，測量精度高，但動態性能差。FLL僅能跟蹤載波的頻率，動態性能較好，但精度較差，因此設計時應根據環境的不同，合理切換為PLL或者FLL。

3 調試監測系統設計

對于所有需要輸入的環路數據按功能劃分放在一起傳輸。上電時，FPGA所有的通道處于復位狀態，快捕開始工作，搜索衛星，并將1 ms相關累加結果通過數據總線傳給DSP。DSP在接收到觸發中斷信號時，對捕獲到的衛星分配通道，復位和初始化。然后將環路信息寫入FPGA，進行環路的更新，同時發送通道控制信息，控制相應的地址數據搬移到串口緩沖區，以便進行數據的傳輸。對于DSP處理的PVT數據，則直接通過數據總線存儲到FPGA的雙口RAM中，然后搬移到串口緩沖區進行數據的發送。如圖5所示，這樣FPGA中每個通道和外部的數據總線之間的連接最簡單，便于FPGA的布局布線和實現時的功能更改和擴展。

在PC機終端軟件設計時，將每個通道的環路數據按時間進行存儲，針對特定的通道數據進行實時的顯示和分析調試。

圖5 調試監測系統結構框圖Fig.5 Configuration frame of testing&Inspecting system

4 系統測試與分析

測試時間：2013-2-25下午1點40分；

測試地點：空軍工程大學信息與導航學院科研樓，天線放置于樓頂；

測試儀器：接收機板卡、計算機、天線、串口傳輸線和直流穩壓電源。

圖6 高精度接收機基線長度、仰角、方位角及其誤差Fig.6 Baseline length，elevation，azimuth and errors of high-precise GNSS receiver

高精度定位解算實驗條件：由于高精度的定位解算主要處理對象是載波相位，通過解算整周模糊度來進行RTK驗證，實驗時采用雙天線測姿的方法來驗證不僅簡便，而且可靠。具體流程為：首先利用2個NovAtel接收機板卡及天線，并將兩天線分別放置于已知基線長度為2.018 m的兩端，利用其自帶的CDU軟件進行長時間解算，得到基線仰角為0°，方位角為-85°。然后換成自研的高精度接收機板卡，進行同樣的實驗，將采集的數據利用自研的軟件進行解算（LAMBDA算法），得到的結果如圖7所示。

由圖7可以看出，基線長度誤差在1 cm范圍內，仰角與方位角誤差也在0.6°范圍內，滿足精度要求，說明研發的高精度接收機板卡性能良好。

圖7所示的結果顯示的為5 000個1 ms環路數據（5 s），從載波多普勒頻移可以看出，這段時間內載波環由寬帶跟蹤轉到窄帶跟蹤。從其它參量也可以得到跟蹤性能良好的結論，但在3s左右的時刻出現了I路相關累加值增大情況，這是由于進入窄帶跟蹤的緣故。

圖7 環路數據實時監測數據Fig.7 Real time inspecting result of loop data

5 結 論

系統針對衛星導航高精度接收機的L2載波接收、多徑效應抑制和環路三部分進行了設計，同時對調試監測系統進行了設計。通過對設計系統的測試表明，高精度接收機性能較好，精度在1 cm范圍內；調試監測系統達到了輔助硬件程序調試和數據監測的目的。

[1]謝鋼.GPS原理與接收機設計[M].北京：電子工業出版社，2009.

[2]郭寶峰，韓壯志，何強，等.基于嵌入式邏輯分析儀Signal TapⅡ的系統調試技術研究[J].微計算機應用，2011，32（10）:53-57.GUO Bao-feng，HAN Zhuang-zhi，HE Qiang，et al.Research ofsystem debugging tehnology based on embedded logic analyzer signalTapⅡ [J].Microcomputer Applications，2011，32（10）:53-57.

[3]袁火平，盧艷娥，李曉明，等.基于SignalTapⅡ的高速數據采集系統[J].微計算機信息，2008，24（9）:128-129.YUAN Huo-ping，LU Yan-e，LI Xiao-ming，et al.High speed data acquisition system based on signalTapⅡ[J].Microcomputer Applications，2008，24（9）:128-129.

[4]龐春雷，盧艷娥，嚴玉國，等.軍民兼容接收機的基帶處理及定位實現[J].電視技術，2010，34（1） 124-127.PANG Chun-lei，LU Yan-e，YAN Yu-guo，et al.Baseband cutoff and positioning realization in militaryand civil compatible GNSS receiver[J].Ideo Engineering，2010，34（1）：124-127.

[5]龐春雷，盧艷娥，嚴玉國，等.軍民兼容衛導終端中FPGA的有效位長截取和濾波抽取 [C].第一屆中國衛星導航學術年會論文集，2010.

[6]呂衛國，沈發江，徐偉.一種基于FPGA的多DSP數據交換方法[J].指揮控制與仿真，2011，33（2）:90-94.LV Wei-guo，SHEN Fa-jing，XU Wei.A method of multiple DSPs signal communication based on FPGA[J].Command Control&Simulation，2011，33（2）:90-94.

[7]江國強.EDA技術與應用[M].北京：電子工業出版社，2007.

[8]蘇明，姚冬蘋.專用異步串口通信電路的FPGA實現[J].物聯網技術，2011（5）：65-67.SU Ming，YAO Dong-ping.FPGA Implementation of special asynchronous serialcommunication interface circuit[J].Internet of Thing Technology，2011（5）：65-67.