基于UMV的重構圖像擴展算法及VLSI實現

朱勝利，姚素英，徐江濤

ZHU Shengli,YAO Suying,XU Jiangtao

天津大學電子信息工程學院，天津300072

School of Electronic and Information Engineering,Tianjin University,Tianjin 300072,China

1 引言

隨著CMOS圖像傳感器在智能終端中被廣泛應用，CMOS圖像傳感器的視頻后處理涵蓋的處理技術越來越多，當前很多高集成度的應用處理芯片系統已經將視頻編解碼也作為CMOS圖像傳感器系統的視頻后處理的重要部分被應用。對于視頻編解碼技術領域而言，無論新一代視頻編解碼標準（如H.264、AVS等），還是上一代視頻編解碼標準（如MPEG-1、MPEG-2等），其中的運動估計和運動補償都是壓縮圖像時間冗余的主要方法，也是達到高壓縮比所采用的重要技術之一[1-2]。有效運動補償的基礎是獲取參考圖像宏塊的運動向量，一般運動向量范圍都限制在已編碼的參考幀內，這種限制使對當前幀圖像邊界宏塊進行運動估計時，由于參考宏塊可能已在參考幀之外而無法得到最優效果。在運動圖像專家組標準MPEG-2以前壓縮標準以及國際電信聯盟視頻編解碼標準H.261中都存在因為參考宏塊處于參考幀之外而無法進行有效的運動補償。在H.263、MPEG-4以及中國音視頻編解碼國家標準AVS1.0中取消了這種限制[3]，允許運動向量指向圖像以外區域。當視頻圖像中存在跨邊界運動時，這種模式能取得很大編碼增益，特別是對小圖像和邊界運動激烈的圖像而言。此外，這種模式允許使用更大運動矢量，對攝像機運動和手機拍攝特別有利。

本文基于采用流水線設計的AVS視頻解碼器，提出一種新型的基于像素的圖像邊界擴展算法，對參考幀進行高效的邊界擴展。該算法考慮了從視頻解碼系統角度分析圖像數據信息和流水線設計，以及視頻解碼器存儲器開銷的優化。確定了圖像邊界擴展算法在重構幀存儲模塊實現可以達到邊界像素一次擴展、多次使用的高效性。研究了視頻解碼中的數據信息，通過設計乒乓存儲器和FIFO確保在最優緩存設計的基礎上實現流水線處理，確保了整個視頻解碼系統的實時性。從而在運動補償過程中能夠高效地獲取無限制運動向量，優化了運動補償，增強了圖像的解碼效率。針對本文算法進行了VLSI設計并用Verilog HDL描述，最后給出綜合和FPGA測試結果。以往研究中，在實現UMV中沒有考慮流水線設計[4]。對基于宏塊或者字節進行邊界擴展的方法[5]，并沒考慮算法實現的難度，且對巨大緩存存儲器開銷也沒有充分考慮。本文在充分分析和考慮存儲器設計最優的前提下，基于解碼器系統流水線設計的思想，在重構幀存儲過程中實現了分別基于亮度像素和色度像素的圖像邊界擴展算法，同時給出了硬件設計及測試，有助于在低成本、高效率地實現UMV方面有更加深入的研究。

2 AVS視頻解碼器的圖像邊界擴展系統

AVS視頻解碼系統是基于我國自主知識產權的國家標準AVS1.0的新一代視頻解碼系統[3]，此系統包括存儲控制器、圖像變長解碼、反量化、反變換、幀內預測、運動補償、抗塊效應濾波、重構幀存儲、顯示等處理單元（如圖1）。基于AVS視頻解碼器，圖像邊界擴展系統主要是在重構幀存儲模塊中實現圖像邊界擴展算法，相關模塊包括環形濾波模塊、運動補償模塊和DRAM存儲器模塊。環形濾波模塊提供輸入數據，重構幀存儲模塊將數據進行圖像邊界擴展，為無限制運動向量的獲取奠定了基礎，并將數據存儲到DRAM存儲器模塊中，運動補償模塊從DRAM存儲器模塊中獲得實現了無限制運動向量的圖像數據進行圖像的運動補償。其中，運動補償是通過先前圖像來預測和補償當前圖像，是減少幀序列冗余信息的有效方法[6-7]，而重構幀存儲模塊將先前圖像（參考幀）進行了擴展，然后存儲在DRAM中，運動補償模塊從DRAM實時取出所需參考幀，進行補償運算，然后將當前圖像輸出給幀內預測模塊。將圖像邊界擴展系統設計在重構幀存儲模塊中，一次性將參考幀進行擴展并存儲在DRAM中，使得運動補償模塊能夠多次使用，同時也簡化了包括運動補償、幀內預測等模塊的設計，否則每個邊界模塊到使用無限制運動向量的時候再去擴展并計算，會出現計算的高重復性和對DRAM的訪問率的提高，降低了系統的高效性和成本結構。

圖1 AVS視頻解碼系統

3 本文提出的圖像邊界擴展算法

針對UMV算法和視頻解碼數據結構進行分析，依據UMV算法要求的數據處理方式和基于流水線的視頻解碼架構對重構幀存儲模塊圖像擴展的要求，本文提出了高效的圖像邊界擴展算法。算法從視頻解碼器系統角度出發，充分分析解碼圖像數據的結構信息，依據不同圖像類型（幀模式、頂場模式、底場模式）和像素不同的位置（圖像周邊宏塊的邊界像素和四角頂點像素的擴展）及不同像素類型（亮度（Y）和色度（U和V））進行不同的擴展方式。這些擴展之后的數據依據UMV算法的需求存儲到外部存儲器中，提供給運動補償模塊所需的運動向量[8-9]。本文算法減少了中間緩存的冗余，保證了視頻解碼的實時性，為在基于流水線設計的重構幀存儲模塊實現圖像邊界像素的實時擴展建立了理論基礎。

3.1 UMV算法

在AVS標準里，一個亮度塊E和它的相鄰亮度8×8塊A、B、C和D之間的空間位置如圖2所示。亮度塊E的大小可以是16×16、16×8、8×16或者8×8。A、B、D都是與E的左上角樣本緊鄰的塊，C是與E的右上角樣本緊鄰的塊。而當前塊的運動向量（Motion Vector，MV）計算是按照當前塊的類型，從相鄰塊或者當前塊在參考幀中對應塊的MV預測出當前塊的MV，該MV的預測值即MVP（Motion Vector Prediction），MVP和碼流中解出MV的殘差MVD（Motion Vector Decrease）相加就是所要的MV[10]。而MVD可以通過數據解析部分從碼流中得到，所以在幀間解碼中重點是MVP的計算。當A、B、C都是超出圖像之外的參考宏塊，如此計算的參考幀圖像塊運動向量就是UMV，同樣MVD可以通過數據解析，而UMVP（Unrestricted Motion Vector Prediction）可以通過如下的計算獲得[8，11]。分如下三步：

（1）第一步計算UMVA、UMVB和UMVC：

其中，X是變量，表示亮度塊E相鄰的亮度塊A、B和C。umv表示亮度宏塊的原始運動向量，對應的BlkDist表示當前塊和它的運動向量所指向的參考塊之間的距離。式（1）依據AVS-P2標準中對亮度塊的運動向量的定義進行總結[3]。

（2）第二步計算兩個塊運動向量之間的空間距離[12]：

（3）第三步求UMVP：

無限制運動向量的預測值為：

圖2 無限制運動矢量示意圖

在AVS標準里，如果A、B、C都是超出圖像之外的參考宏塊，MVA、MVB和MVC都是0，這對圖像的運動補償極為不利，特別是圖像邊界有激烈運動的圖像塊。而采用UMV技術可以減少因為運動矢量超界造成的影響，同時也增大了圖像塊運動向量的值域，完善了運動補償的效果。

3.2 輸入解碼圖像數據分析

在AVS視頻解碼的流水線系統中，解碼圖像是自左向右按照光柵掃描的順序進行解碼。環形濾波模塊將解碼數據輸出到重構幀存儲模塊前，采用了乒乓存儲器將解碼數據進行拼接且存儲，以提供重構幀存儲模塊所需要的數據。而重構幀存儲模塊中的圖像邊界擴展的算法，主要是依據環形濾波模塊提供不同的數據類型進行圖像擴展重構存儲的，該算法主要是從減少內部存儲器的使用和提高解碼效率角度考慮。乒乓存儲器基于保證宏塊級流水線的正常運行進行設計，主要保存的是經過環形濾波之后的數據。下面通過該存儲器數據結構分析重構幀存儲模塊的輸入數據。由于乒乓存儲器是兩個完全相同的存儲器進行時序上的乒乓讀寫，選其中之一進行分析。存儲器深度是26 bit，要求能夠存儲一個亮度和色度宏塊的數據（見圖3），從0到1存儲宏塊的上兩行亮度數據，從2到9存儲宏塊Y0、Y1亮度數據，從10到17存儲宏塊Y2、Y3亮度數據，18存儲宏塊的上一行色度數據，從19到26存儲宏塊的色度數據。重構存儲模塊就是按照Y0、Y1、Y2、Y3、U和V順序取數進行邊界擴展。要求一個存儲器讀取完成前，另一個存儲器宏塊數據全部寫入。

圖3 乒乓存儲器數據存儲結構

3.3 圖像邊界擴展的布局和機制

作為參考幀圖像的擴展，本文算法首先規定了邊界像素擴展的布局和機制。以幀類型的圖像邊界像素擴展布局（如圖4（a））為例，說明宏塊邊緣像素的亮度和色度的擴展布局。其中亮度數據直接復制邊界宏塊的邊緣像素，復制擴展16個像素單元，但是色度需要進行該宏塊邊緣像素的U和V交叉之后再進行水平方向復制擴展16個像素單元（8個UV單元），垂直方向復制擴展8個像素單元。圖像（包括幀和場）像素擴展機制如圖4（b）所示，四角部分的像素擴展順序按照abcdefghijkl進行處理。周邊部分的像素擴展順序按照abcdef進行處理。圖像內部的存儲順序按照abc進行處理。這樣的順序完全是依據環形濾波模塊輸出的數據特征進行確定，使得不需要內部存儲器進行解碼數據暫存。

3.4 圖像邊界擴展算法

圖像邊界擴展算法考慮數據類型、幀場模式、擴展位置和高效存儲等因素，采用高效圖像擴展機制，針對圖像邊界像素的亮度和色度進行圖像邊界擴展。具體擴展算法如下：

小時候，我常在母親坐下休息時，給她繒滿頭的小辮兒。可忘了何時，母親開始躲我，轟我，不讓碰她的頭發。有次放學早，回家便看到新奇又心酸的一幕：父親戴著塑料手套，端著一盤黑糊糊，用牙刷一綹一綹翻騰著母親的頭發刷了又刷。父親很不自然地說：“你娘頭發白了，染染。”知道這個秘密后，我不再碰母親的頭發，看到被染發劑傷得黑中泛黃泛紅的頭發，心就難受。

圖4 圖像像素擴展布局及機制

對于幀模式的亮度（如圖4（a）），周邊處的宏塊單元擴充以邊緣像素為單位直接向外重復擴充16次；四角處擴充以各角處宏塊的角點像素為單位向外重復擴充16×16次。對于頂場模式的亮度，周邊處宏塊單元擴充以邊緣像素為單位直接向外重復擴充16次，但針對場模式在DRAM存儲的地址需要跳變：以首行計算地址為準，隔行再進行地址計算，如1357…。四角處的擴充以各角處宏塊的角點像素為單位向外重復擴充8×16次。對于底場模式的亮度，周邊處的宏塊單元擴充以邊緣像素為單位直接向外重復擴充16次，但是針對場模式在DRAM存儲的地址需要跳變：以首行計算地址為準，隔行再進行地址計算，如2468…。四角處的擴充以各角處宏塊的角點像素為單位向外重復擴充8×16次。

對于幀進模式的色度（如圖4（a）），在左右方向上分別把U和V的邊界像素模塊合成以一個U像素和一個V像素為單位整體，分別向左或向右擴展8次。上下方向上把U和V交叉后分別擴充8次；對頂角，把U的角點像素單元和V的角點像素單元合為一體，擴充16×8次。對于頂場進模式的色度，左右方向上分別把U和V的邊界像素單元合成以一個U像素單元和一個V像素單元為單位的整體，分別向左或向右擴展8次；在上下方向上把U和V交叉后分別擴充4次。對于頂角，把U的拐角點像素單元和V的頂角點像素單元合為一體，擴充8×8次。對底場進模式的色度，左右方向上分別把U和V的邊界像素單元合成以一個U像素單元和一個V像素單元為單位的整體，分別向左或向右擴展8次。上下方向上把U和V交叉后分別擴充4次。對頂角，把U拐角點像素單元和V頂角點像素單元合為一體，擴充8×8次。

4 圖像邊界擴展系統VLSI設計

基于圖像邊界擴展算法在AVS視頻解碼器的重構幀存儲模塊里進行VLSI設計和實現。重構幀存儲模塊中，圖像邊界擴展系統（如圖5）進行圖像邊界擴展，為獲得無限制運動向量提供有效參考幀。系統包括變長解碼器、環形濾波電路、存儲器控制器及動態存儲模塊以及運動補償電路[13]。變長解碼器通過命令總線和控制總線與重構幀存儲模塊、運動補償模塊相連接，為圖像解碼提供圖像碼流的參數和控制信息。環形濾波電路向重建幀存儲電路提供視頻解碼數據。重構幀存儲電路獲得圖像參數和控制信息以及相應的視頻解碼數據，實現圖像擴展算法的圖像擴展，并將相應的視頻解碼數據存儲到DRAM之中。運動補償模塊進行當前幀補償的時候會從DRAM中取出對應的參考幀，并進行運動矢量的計算，實現完善的運動補償，最后將實現運動補償的當前幀數據傳輸到下一個解碼環節。

圖5 重構幀存儲系統

4.1 基于流水線的存儲器設計

基于流水線設計的AVS視頻解碼系統，要求模塊的輸入必須采用FIFO同步存儲解碼數據和圖像控制信息，而且要求深度保證兩個宏塊以上，確保流水處理實時性。本文設計了解碼數據存儲器和圖像控制信息存儲器用于重構幀存儲模塊的輸入數據存儲。其中圖像解碼數據存儲器和上一級的乒乓存儲器按照流水線的級別進行合理對接。

圖像解碼數據存儲器（解碼數據FIFO）設計為兩個位寬64 bit、深度48的隨機存儲器（FIFO），主要存儲來自環形濾波電路乒乓存儲器輸出的圖像數據，圖像數據存儲器以宏塊為單位將亮度和色度進行存儲，并且依據控制信息把64 bit的輸入數據轉換為128 bit數據。圖像控制信息存儲器（控制信息FIFO）設計為位寬32 bit、深度8的寄存器數組，主要來自變長解碼器輸出的存儲圖像控制信息，輸出信息包括：反饋到變長解碼器的存儲器命令和數據溢出信息、存儲圖像邊界像素擴展模塊電路的讀數據命令、以及主存儲器模塊請求、地址及其大小、行、定位和寫數據命令。變長解碼器發送給重構幀存儲電路的是圖像控制信號，該控制信號包含的信息有四個命令[3]（見表1）。

表1 圖像控制信息命令字

圖像控制數據信息說明：LEVEL0包含初始化信號，由32位中的0～15位提供DRAM width，從而確定邏輯存儲的圖像寬度。LEVEL1包含的是圖像序列級的信息，其2～13位標志本圖像序列中每幀圖像的寬度（img_width），14～29位標志本圖像序列中每幀圖像的高度（img_height）。LEVEL2包含的是幀級信息，其6～25位標志每幀圖像的基址。LEVEL3包含的是宏塊級信息，其0～6位標志宏塊在每幀圖像中的縱向相對地址（mb_y），其7～13位標志宏塊在每幀圖像中的水平方向相對地址（mb_x）。命令數據的30～31位作為圖像信息級別的標志位。

4.2 圖像邊界像素擴展實現

如圖5，在圖像邊界擴展系統中，圖像邊界擴展電路是核心模塊，主要由控制信息FIFO、解碼數據FIFO、存儲地址計算器、色度交叉排列器、解碼圖像邊界擴展模塊等模塊組成。圖像邊界擴展模塊電路實現了圖像邊界擴展算法，工作流程（如圖6）從數據輸入、圖像擴展到數據存儲和輸出有序進行。解碼圖像的控制信息存儲在控制信息FIFO中，為構建解碼圖像提供相應圖像參數和控制信息，主要是定位圖像的相對位置和圖像的類

圖6 圖像邊界像素擴展模塊電路的工作流程

4.3 二維存儲控制器

圖像邊界擴展系統采用高效的二維存儲控制算法，存儲方式是每次提供一個行數信號，只計算行數×16 pixel塊的首地址，然后存儲器的控制器根據首地址和行數，僅在一次對存儲器控制器的請求信號的情況下，就可以依次向動態存儲器寫入行數據，實現二維存儲。采用表2的機制進行擴展存儲，使得整個硬件設計系統具有較高的數據處理效率并且節省存儲空間。一方面，整個圖像邊界像素擴展處理過程也是向動態存儲器存儲數據的過程，本文的二維存儲是在存儲的過程中實現圖像擴展，而不是將像素擴展需要的數據存儲后再進行擴展，這樣就大大節省存儲空間。另一方面，只取所用數據進行處理，而不把整個宏塊數據取出進行邊界像素擴展，減少數據冗余，提高處理數據效率。

4.4 重構幀存儲模塊電路端口及時序設計

重構幀存儲模塊電路和變長解碼器、環形濾波器及DRAM控制器之間通過控制信號和數據信號進行相連，由于FIFO設計，使得各模塊之間的控制信號主要是讀/寫信號及讀/寫使能信號以及讀/寫完成信號。接口設計分為兩部分：一方面，與重構幀存儲模塊輸入接口的模塊有變長解碼器和環形濾波，前者是傳送解碼圖像控制型。解碼圖像的數據存儲在數據FIFO中，為圖像擴展提供解碼圖像數據。依據圖像控制信息和圖像數據重構了相應圖像并進行邊界像素擴展。在輸入的解碼圖像數據中，對于亮度Y，直接采用本文3.4節的圖像邊界擴展算法實現擴展。對于色度U和V，色度交叉排列器將色度U和V進行交叉排列，然后針對邊界的像素進行以UV為單位的邊界像素模塊向外復制擴展，同樣也采用本文3.4節的圖像邊界擴展算法實現擴展。存儲地址計算器實時計算出當前圖像數據映射到DRAM的地址，同時，解碼圖像邊界擴展模塊輸出圖像數據。DRAM控制器接收到地址和相應的圖像數據，將擴展中的圖像數據依序存儲到DRAM中。運動補償模塊可以從DRAM中取出經過圖像邊界擴展的參考幀，計算無限制運動向量并進行運動補償。信息的，而后者是傳送解碼圖像數據碼流給重構幀存儲模塊。另一方面，與重構幀存儲模塊輸出接口的是模塊DRAM控制器，主要是把經過圖像邊界擴展了的解碼圖像存儲到DRAM進行圖像重構，以供運動補償模塊計算參考幀運動向量之用。圖像邊界像素擴展模塊的接口如圖7所示。

表2 圖像邊界像素擴展存儲算法

圖7 圖像邊界像素擴展模塊的接口

采用的時鐘是AVS視頻解碼系統的系統時鐘，時鐘控制下的時序設計（主要指端口的時序設計）如圖8所示。

圖8 輸入（a）、輸出（b）接口信號時序圖

輸入端口的時序設計（如圖8（a））：重構幀存儲模塊電路先向變長解碼器和環形濾波器發出讀請求信號，然后等待變長解碼器和環形濾波器發出讀使能信號，經過若干周期后，當變長解碼器和環形濾波器準備好數據可以被讀取時，變長解碼器和環形濾波器會發出讀使能信號，接收到讀使能信號后，重構幀存儲模塊電路開始讀取數據。讀完數據后，重構幀存儲模塊電路會發出讀完成信號給變長解碼器和環形濾波器以示完成讀操作。

輸出端口的時序設計（如圖8（b））：重構幀存儲模塊電路準備好數據后，先向DRAM控制器發送寫請求信號，同時送出寫入首地址，然后等待DRAM控制器允許被寫時，并DRAM控制器發出寫使能信號之后，當前模塊開始將數據經DRAM控制器寫入DRAM，完成寫操作時，DRAM控制器會發送寫完成信號給重構幀存儲模塊電路以示寫操作完成，重構幀存儲模塊電路會停止寫操作。

5 實驗結論

基于AVS視頻解碼器的圖像邊界擴展系統通過仿真后，利用Synopsys公司的DC-FPGA工具進行了FPGA的綜合，綜合的門級網表經過Xilinx公司的VirtexII XC2V6000系統進行了FPGA驗證。本文設計的圖像邊界擴展系統在AVS解碼器中實現了圖像邊界的有序而高效的擴展，使得運動補償能夠獲取無限制運動向量，提高了視頻解碼效率。

為了比較有UMV和無UMV對視頻解碼系統的影響，本文引用效率E[14-15]作為衡量依據，E為硬件結構的吞吐率R和實現面積A的比值。

其中，R采用重構幀存儲模塊輸出的平均數率，A是重構幀存儲模塊的面積。

綜合面積結果：采用Synopsys公司的DC_FPGA工具綜合，系統時鐘為6.7 ns的條件下，打開UMV綜合模塊面積83 848.562 500門，關閉UMV綜合模塊面積82 626.432 300門，面積僅增加1.5%。測試的解碼效率：實驗選用具有代表性的測試序列（如表3），碼流1到碼流5為同一分辨率下的不同邊界運動劇烈程度的碼流，碼流6到碼流10屬于同一圖像劇烈程度的不同分辨率大小的碼流。采用同一AVS編碼器對相應的碼流序列進行編碼。

表4是針對測試選定的10個碼流測試的結果，主要是針對打開UMV和關閉UMV的情況，依據公式（4）計算出解碼效率，從實驗結果看，打開UMV解碼器解碼效率得到了普遍提高。而對于不同邊界運動劇烈程度的圖像解碼效率和不同分辨率大小的圖像解碼效率的變化趨勢從圖9可以看出。很明顯，圖像邊界運動越劇烈，采用UMV后解碼效率提高得越多。而對于邊界運動一樣，圖像越小，采用UMV后解碼效率提高得越多。

表3 圖像擴展系統測試流說明

表4 圖像邊界擴展系統測試

6 結束語

本文通過分析AVS視頻解碼系統設計中需要無限制運動向量改善運動補償，提出了一種高性能的圖像邊界像素擴展算法，該算法通過硬件實現，在芯片面積增加不大的情況下，有效實現了UMV的獲取，從而改善了運動補償的結果，提高了視頻解碼系統的解碼效率。通過仿真與在FPGA中的驗證，證明了本文算法的低成本、高效性以及可實現性，為AVS視頻解碼系統提高解碼效率，特別是小尺寸且圖像邊界運動劇烈的圖像解碼，本文選擇的碼流解碼效率提高都在4%以上。同時，值得指出的是本文采用了高效的二維存儲機制進行存儲圖像數據，從而提高了整個系統的存儲效率。

圖9 圖像邊界擴展系統提升圖像解碼效率

[1] Huang A M，Nguyen T.Correlation-based motion vector processing with adaptive interpolation scheme for motioncompensated frame interpolation[J].IEEE Transactions on Image Processing，2009，18（11）：740-752.

[2] Li Ming，Chang Yilin，Yang Fuzheng，et al.Rate-distortion criterion based picture padding for arbitrary resolution video coding using H.264/MPEG-4 AVC[J].IEEE Transactions on Circuits and Systems for Video Technology，2010，20（9）：1233-1241.

[3] 國家質量監督檢驗檢疫總局.信息技術先進音視頻編碼第二部分：視頻（AVS視頻（報批稿））[S].2005.

[4] 張鳳.H_263_中高級選項UMV和ADV的研究和實現[J].有線電視技術，2004，160（16）：43-46.

[5]張大勇，莊弈琪，湯華蓮.MPEG-4中的無限制運動補償的實現[J].微計算機信息，2008，24（5/3）：224-295.

[6] Yang Heechul，Yang Jungyoup，Won Kwanghyun，et al.Motion vector coding with decoder selectable PMV[C]//2010 2nd International Conference on Signal Processing Systems，2010：447-450.

[7] Yokoyama T，Iwasaki T，Watanabe T.Motion vector based moving object detection and tracking in the MPEG compressed domain[C]//2009 Seventh International Workshop on Content-Based Multimedia Indexing，2009.

[8] Zheng Junhao，Deng Lei，Zhang Peng，et al.An efficient VLSI architecture for motion compensation of AVS HDTV decoder[J].J Comput Sci&Technol，2006，21（3）：370-377.

[9] 趙建全，張衛寧，袁鯤，等.AVS視頻硬件解碼器運動補償單元的設計[J].電氣電子教學學報，2008，30（6）：21-24.

[10] 龔聲蓉，郭麗，韓軍，等.基于全局運動補償編碼的AVS編碼器設計[J].通信學報，2007，28（10）：102-108.

[11] Laroche G，Jung J，Pesquent-Popescu B.RD optimized codingformotionvectorpredictorselection[J].IEEE Trans on Circuit and Syst for Video Tech，2008，18（12）：1247-1257.

[12] Rye S N，Sang L G.Error concealment in H.264 considering direction and distance of motion vectors[J].Korea Inf Comm Soc，2009，34（1）：34-47.

[13] 劉龍，韓崇昭，王占輝.MPEG-4運動補償的VLSI結構設計[J].通信學報，2005，26（11）.

[14] 鄧磊，高文，胡銘曾，等.基于AVC/AVS標準高效運動估計硬件結構設計[J].計算機研究與發展，2006，43（11）：1972-1979.

[15] Pirsch P，Gehrke1 W.VLSI architectures for video compression[C]//Proc of the 1995 IEEE Int，1995：220-246.