一種基于多相濾波的高速信號處理算法?

呂影影,徐 強,崔志超

(1.電子科技大學通信與信息工程學院，四川成都611731;2.電子科技大學通信抗干擾技術國家級重點實驗室，四川成都611731)

0 引言

多速率信號處理在數字信號處理系統中有著廣泛應用，因為它便于信息編碼、傳輸和存儲，可以節省系統資源以及實現不同速率要求系統的兼容[1]。內插即增大信號的采樣率以增加數據冗余，抽取即降低信號的采樣率以減少數據冗余，它們都是在保證信號不失真的前提下改變信號的采樣率。內插或抽取的倍數越大，對濾波器階數的要求越高[2]，信號處理的運算量越大，實現越困難。對于高速率信號，經過多級內插后，采樣率將遠遠大于系統時鐘頻率，在工程中，受硬件條件如濾波器、FPGA時鐘頻率、資源等的約束，使實現更加困難[3-4]。

針對采樣率變換系統，在單級內插多相濾波結構的基礎上，以多級內插處理為例進行公式推導及仿真驗證，在不改變系統時鐘頻率的條件下，通過多路低采樣率信號等效實現高采樣率信號，并在接收端分析了信號合成的過程。提出了一種基于多相濾波的多速率處理算法，提供了一種實現高速率信號發送及接收的解決方案。

1 信號經過多相濾波器的多相分解

在多速率信號處理中，多相濾波的核心思想就是濾波和整數倍的采樣速率轉換在一個級聯結構中分段實現。基于多相濾波器結構將信號進行多相分解，即將一路高采樣率信號分為幾路低采樣率的信號[5-6]。

內插系統有單級實現和多級實現兩種等效的方式，內插系統結構如圖1所示。

若I=4，I1=2，I2=2，則圖1的結構可用圖2所示的級聯內插等效表示。

1.1 單級內插時信號的多相分解

圖2 中，設內插前的信號為x(n)，內插倍數為2，若x(n)序列為

則第一級內插后的信號x1(n)為

N為使h1(k)x1(n-k)有意義的項，以下含義相同。

設x′0(n)為x′(n)的偶數項，x′1(n)為x′(n)的奇數項。則

由上述公式推導，可以看出不通過直接內插濾波的方式，而是通過多相濾波可以將采樣率為2fs的信號x′(n)分解為兩路采樣率為fs的x′0(n)，x′1(n)信號，如圖3所示。

圖3 信號通過多相濾波的兩相分解

同理，可將h1(n)分為I相，經過多相濾波可以將采樣率為Ifs的高速信號x′(n)分解為I路采樣率為fs的信號，如圖4所示。

圖4 信號通過多相濾波的I相分解

這種分解方式可以用于由多個譜寬相同、中心頻率間隔均勻的窄帶信號組成的寬帶多通道信號的分離。例如，用于信號壓縮和語音傳輸的分頻帶編碼信號。

1.2 級聯內插時信號的多相分解

圖2中，x′(n)為第一級內插并濾波后得到的信號，設經過內插2倍后的信號為x2(n)，則

設h2(n)分為四相:

由圖4得a0(n)?h2(n)可以分解為四相信號

同理，a1(n)?h2(n-2)可以分解為以下四相信號:x′1(n)?g2(n)z-1，x′1(n)?g3(n)z-1，x′1(n)?g0(n)，x′1(n)?g1(n);延時是為了與第一項a0(n)?h2(n)的值相對應。則y(n)可分解為四相:y0(n)，y1(n)，y2(n)，y3(n)。

第一相

第二相

第三相

第四相

級聯內插時信號的多相分解如圖5所示，通過級聯多相濾波結構將采樣率為4fs高速信號y(n)分解為四路采樣率為fs的信號。

圖5 級聯內插時信號的多相分解

可以通過上述原理分析其他內插倍數的級聯結構時信號的多相分解。需要注意的是信號及濾波器分解的相數與可以采用的通道數目和輸入采樣率有關。

2 基于多相濾波器的信號合成

將信號進行多相分解并經多通道發送后，在接收端需要將多路信號合成為一路。以圖2中級聯內插結構的逆過程為例分析信號合成過程，如圖6所示。

圖6 內插系統的級聯結構

由1.2節知，y(n)可分解為四相:y0(n)，y1(n)，y2(n)，y3(n)，它們分別經過兩倍內插后的信號依次為y′0(n)，y′1(n)，y′2(n)，y′3(n)，分 別 經 過四倍內插后的信號依次為y″0(n)，y″1(n)，y″2(n)，y″3(n)，則

若y(n)分解為兩相信號，設其分別為b0(n)，b1(n);h2(n)分解為兩相信號e0(n)，e1(n)，則

由上述推導，得[y(n)?h2(n)]↓2的信號值可以由y(n)兩相分解后的兩路信號與h2(n)兩相分解后的兩個濾波器對應作卷積運算得到。

另外，

對于第一項，y″0(n)可以分解為y′0(n)與一個全0序列，即y″0(n)分解后的第二相信號與h2(n)分解后的第二相波波器e1(n)卷積和為0。所以，[y″0(n)?h2(n)]↓2的信號值即為的值;同理，第二項、第三項、第四項的值分別為[y′1(n)?e1(n)]z-1，[y′2(n)?e0(n)]z-1和[y′3(n)?e1(n)]z-2。延時是為了使各項的值對應相加，即

e0(n)兩相分解后分別為g0(n)，g2(n);e1(n)兩相分解為g1(n)，g3(n)，按照式 (2)、(3)，y′0(n)e0(n)即為[y0(n)↑2]?e0(n)，可以分解為y0(n)?g0(n)和y0(n)?g2(n)，以此類推對每項兩相分解后，得

上述推導如圖7所示。

圖7 基于多相濾波的信號合成

可以按照上述算法得到其他抽取倍數的級聯結構時信號的合成。

3 仿真結果

為驗證上述推導的正確性，以802.11ac協議為依據，產生中心頻率為零、帶寬為160 M Hz、速率為160 MS/s的信號，如圖8所示(增益模塊是為了功率歸一化)。

以原始信號(圖8)作為第一路波形，將信號通過圖2與圖6所示結構級聯起來得到的波形作為第二路，如圖9(a)所示，h1(n)為半帶濾波器，階數為800，通帶截止頻率為78.6 MHz，h2(n)為半帶濾波器，階數為60，通帶截止頻率為100 MHz。

圖8 信號源產生及其頻譜圖

將信號通過圖5與圖7所示結構級聯起來得到的波形作為第三路，如圖9(b)所示，e0(n)，e1(n)濾波器系數分別為h1(n)的奇數項與偶數項，階數分別為200和399;g0(n)，g1(n)，g2(n)，g3(n)分別為h2(n)的第一相、第二相、第三相和第四相，階數分別為0，14，7，14(半帶濾波器有一半系數為0，分多相后存在系數全為0的濾波器)。

考慮到信號經過濾波器的時延，將輸入原始信號作相應延時后三路數據波形對比如圖10所示。

如圖10所示，同一時刻三路波形相同，說明圖9(a)與圖9(b)所示原始信號經過不同處理后的信號是等效的;即通過基于多相濾波結構將信號進行多相分解與合成，可以等效實現通過內插與抽取改變信號采樣率的過程。且基于多相濾波結構的信號處理過程中，信號的采樣率一直不變，高階數的濾波器可以通過分多相后的低階濾波器等效實現，工程實現時大大降低了系統時鐘大小的限制，及對濾波器的要求，易于實現[7]。

4 結束語

采樣率變換系統中，采用多級多相濾波處理，實現了在低采樣率的條件下，得到高采樣率的輸出信號，而且降低了實現中高速率信號對系統時鐘頻率的要求。并用仿真結果證明了這種基于多相濾波結構的信號多相分解與合成的可行性和高效性，可廣泛用于寬帶信號數字上變頻、下變頻等多速率信號處理系統。

圖9 原始信號經不同形式處理的框圖

圖10 三路信號波形對比

[1]陳祝明.軟件無線電技術基礎[M].北京:高等教育出版社，2007:81-89.

[2]楊小牛，樓才義，徐建良.軟件無線電原理與應用[M].北京:電子工業出版社，2001:21-87.

[3]黃磊.基于多相濾波結構的整數倍內插技術[J].無線電工程，2011，41(5):62-64.

[4]董暉，姜秋喜，畢大平.多相濾波寬帶信道化數字接收機[J].雷達科學與技術，2007，5(1):73-77.DONG Hui，JIANG Qiu-xi，BI Da-ping.Polyphase Filtering Wide-Band Channelized Digital Receiver[J].Radar Science and Technology，2007，5(1):73-77.(in Chinese)

[5]VAUGHAN R G，SCOTT N L，WHITE D R.The Theory of Bandpass Sampling[J].IEEE Trans on Signal Processing，1991，39(9):1973-1984.

[6]MITOLA J.The Software Radio Architecture[J].IEEE Communications Magzine，1995，33(5):50-55.

[7]侯聰.多相濾波數字信道化的FPGA實現[J].電訊技術，2012，52(8):1345-1348.