基于AD9854的中頻信號正交解調設計

孫慧玲，陳寶錠，陳華寶，李清波

（淮陰師范學院，江蘇 淮安 223300）

基于AD9854的中頻信號正交解調設計

孫慧玲，陳寶錠，陳華寶，李清波

（淮陰師范學院，江蘇 淮安 223300）

本文提出了一種中頻信號解調的實現方案.設計采用FPGA為核心，控制AD9854產生1-70MHz信號，通過AD603為單元的程控衰減電路，調整幅度，為中頻信號正交解調提供兩路正交信號.并且可以基于FPGA芯片通過VHDL設計科斯塔斯（costas）鎖相環對信號進行載波跟蹤.

正交解調；直接數字合成(DDS)；數控振蕩器(NCO)；載波同步

1 引言

寬帶雷達的發射信號相對帶寬一般在1%到25%之間，一些先進的高分辨率成像雷達更要求發射信號相對帶寬大于10%.寬帶雷達必須采用寬帶發射信號和相應的信號處理技術.正交解調和脈沖壓縮處理仍然是寬帶雷達各種信號處理時的首要環節，以及通過進一步處理與變換而獲取目標的有關特征，并對目標進行識別或分類的處理基礎.寬帶雷達的直接解調沿用了窄帶雷達直接解調的處理流程，屬于經典的正交解調技術.當前,中頻正交解調法應用廣泛.理論上,任何調制方式的中頻信號均可使用正交解調,依據調制方式的不同恢復原信號.輸入的中頻信號通過模擬乘法器分別和兩路正交的中頻載波信號相乘實現輸入信號在頻域的搬移,然后通過模擬低通濾波器得到I(inphase,同相)和Q(quadrature,正交)兩路基帶信號,從而實現信號的下變頻搬移和得到兩路正交信號.

2 正交解調的原理

本文在模擬域對中頻信號利用正交基帶變換原理進行正交解調，其目的是去掉調制信號中的載頻，將信號變到零中頻(基帶).中頻信號通過帶通濾波器后分成兩路信號分別進行處理.本振信號也分成兩路，對其中一路進行90度相移，得到與另一路正交的信號.這兩路本振信號分別與兩路中頻信號進行運算，得到兩路正交的信號，即I路和Q路信號，緊接著對這兩路正交信號進行A/D轉換，得到數字域的I/Q信號，再根據具體的調制信息進行相應的解調，得到所需的基帶信號.本文實現正交解調的模型如圖1所示[1].

圖1 正交解調實現模型

一個載頻的實調制信號可以表示為：

上式的復信號變換式為：

其中a(t)為信號的幅度，ωc為載波的角頻率，? (t)為初始相位.

正交解調后的得到的基帶信號為：

其中XI(t)=a(t)cos(?(t)),XQ(t)=a(t)sin(?(t)).分別為基帶信號中的同相和正交兩個分量，根據XI(n)、XQ(t)，通過A/D采樣轉換為數字信號XI(n)、XQ(n)，就可以對各種調制樣式進行解調.調幅(AM)解調:(n)，調相(PM)解調:arctan，調頻(FM)解調：?(n)-?(n-1)=f(n).

3 正交解調系統設計與實現

實現正交解調對本振信號的產生有兩方面的要求：首先要求本振和信號載波同頻同相，否則正交解調后的信號會產生頻差和相差，不利于信號恢復；其次要求兩個本振信號cos(ωct)和sin(ωct)完全正交，否則由I、Q兩路信號恢復原信號時會產生虛假信號.本文利用科斯塔斯（costas）鎖相環對信號進行載波跟蹤，消除正交解調后的信號產生的頻差和相差；本文利用FPGA控制AD9854芯片，同時產生兩路正交信號.

3.1 DDS技術

DDS技術是根據奈奎斯特采樣定律，在時鐘頻率即采樣頻率不變的情況下，通過改變相位累加器的頻率控制字來改變相位增量.相位增量不同，一個正弦周期內的采樣點數不同.通過相位的改變來實現頻率的改變，輸出頻率計算公式為f=ΔP/(2π× Δt)=(ΔP×fCLK)/2π.其中ΔP為相位變化，ω為角頻率，Δt為時鐘周期，fCLK為時鐘頻率.由于N位相位累加器對2π進行量化，得f=(WFC×fCLK)/2N，其中WFC為頻率控制字，取值為0～2N-1.

3.2 AD9854

AD9854有五種工作模式.分別為Single-Tone (Mode000)、FSK(Mode001)、RampedFSK(Mode 010)、Chirp(Mode011)和BPSK(Mode100)，模式選擇可在控制寄存器里進行修改.對0X1F[7:0]中的1-3位進行合理賦值[2].

AD9854片內有PLL可實現對參考頻率4～20倍頻，倍頻后工作頻率高達300MHz.當工作頻率為300MHz時，頻率分辨率為1×10-6Hz，頻率轉換時間最小值為6-7ns.本文使用40MHz有源晶振輸入，對寄存器地址0X1E賦值0x04，PLL小于200MHz，不旁路PLL，4倍頻，系統頻率高達160MHz.

雙頻率控制字，字長48位；WFC=(f×2N)/fCLK=f× 248/(1.6×108).算出來的頻率控制字轉為2進制.對寄存器地址0X0A－0X0F賦值，0X0F為最低八位控制字.

雙相位控制字，字長14位.第一相位控制字的寄存器地址0X00、0X01，第二相位控制字的寄存器地址0X02、0X03，其中0X01、0X03為低七位控制字.為了實現輸出兩路正交信號，即相位相差90度.將0X00、0X01、0X03賦值為0X00，0X02賦值為0X10.

2個最大300MSPS的高速12位DAC(digital—analoyconverter)，可以輸出I路和Q路正交信號，可以方便應用于調制和解調系統中.2個DAC都是差分電流型輸出，輸出幅度值由56管腳RSET電阻決定，最大輸出20mA，都可以實現頻率、幅度和相位的獨立控制.

3.3 AD603

AD603是美國ADI公司的專利產品，是一種具有程控增益調整功能的芯片.它是一個低噪、帶寬可達90MHz增益可調的集成運放，由于要輸出1MHz-70MHz正交信號，可將AD603DE5腳和7腳短接，通過FPGA控制VG在-0.5V～0.5V變化，實現-10dB～30dB增益.

3.4 數字costas鎖相環

正交解調時，接收端需要提供一個與發射端調制載波同頻同相的相干載波，這個相干載波的獲取就稱為載波提取或載波同步.為了適應多種調制方式，本文基于FPGA上VHDL采用設計鎖相環路,具有設計靈活、修改方便和易于實現的優點.它的跟蹤頻率帶寬可以更改,這樣就能根據不同的情況最大限度地、靈活地設計環路.costas環主要由數控振蕩器、低通濾波器、鑒相器及環路濾波器組成.輸入的信號與I、Q兩路基帶信號相乘，經過低通濾波器后，高頻分量被濾除.經過乘法鑒相器即得瞬時相位誤差信號，通過環路濾波器.環路濾波器的截止頻率很低，只允許近似直流的信號通過，相位誤差信號盡可能小，誤差信號控制vco輸出頻率和相位使其和輸入載波的頻率相位一致,進行載波跟蹤[3、4].

4 結束語

本文對一種中頻信號解調的實現方案進行了研究.設計采用FPGA為核心，控制AD9854產生I/Q解調信號，通過AD603為單元的程控衰減電路，調整幅度，通過模擬乘法器相乘實現輸入信號在頻域的搬移.并且利用科斯塔斯（costas）鎖相環對AD采樣得到的數字信號進行載波跟蹤，消除正交解調后的信號產生的頻差和相差.

〔1〕葉金來,黃潔,江樺.中頻信號正交解調原理與實現[J].福建工程學院學報，2004,2(2):172-175.

〔2〕陶益,凡唐慧,強黃勛.基于AD9854的信號發生器設計[J].微計算機信息，2006,22(5):241-243.

〔3〕李波,李玉柏，彭啟琮.在FPGA中用costas環實現載波同步和數字下變頻 [J].信息通信，2006（2）:22-25.

〔4〕蘇洲，馮全源，俞衛中.基于FPGA的全數字Costas環的設計與實現[J].微電子學與計算機，2013，30(7)：72-77.

TN763

A

1673-260X（2014）03-0068-02

淮安市科技支撐計劃項目（HAG2010068）；江蘇省高等學校大學生創新創業訓練計劃（201310323009Z）