淺談三人表決器的設計方法

李靜

摘 要：在《數字電路》的學習中，組合邏輯電路的設計是一部分重要的知識，它以前一章的組合邏輯電路分析為依托，為后續的時序邏輯電路分析和設計打下堅實的基礎。文章以三人表決器為例介紹了三種設計方法，以便學生熟悉常見組合邏輯電路的特點及應用。

關鍵詞：組合邏輯電路設計；時序邏輯電路；方法

組合邏輯電路是數字電路中最簡單的一類電路，其在功能上無記憶，結構上無反饋網路。即電路任一時刻的輸出狀態只取決于該時刻各輸入狀態的組合，而與電路的原狀態無關。很多中規模組件都是組合邏輯電路，常用的有譯碼器、編碼器、數據選擇器等等。

1 組合邏輯電路的設計方法

組合邏輯電路的設計就是根據給出的實際問題，畫出能夠實現這一邏輯功能的數字電路。它是組合邏輯電路分析的逆過程。一般應以電路盡可能簡單、所用器件最少為目標。下面以三人表決器（其中一人有否決權，按照少數服從多數）為例，分別介紹三種能夠實現這一功能的電路設計。

1.1 采用基本邏輯門電路進行設計

組合邏輯電路的基本設計步驟如下：

（1）根據條件與結果的因果關系確定輸入輸出變量，分別用0和1表示信號的兩種不同狀態。

（2）根據邏輯功能的要求列出真值表；（如表1所示）

（3）將表達式進行化簡并變換為與非-與非的形式（這里采用與非門實現）。

1.2 采用譯碼器進行設計

具有n個輸入端的最小項譯碼器，其輸出端有2n個，且分別對應了n輸入變量的所有最小項。而任意一個n變量的邏輯函數，都可以寫成唯一的最小項之和的形式。所以，只要將譯碼器所對應的輸出端按一定規律與外圍電路進行適當地連接就可以實現。

1.3 用數據選擇器進行設計

具有n個地址輸入端的數據選擇器有2n個數據輸入端，對應n個輸入變量的全部最小項，有一到兩個輸出端。與譯碼器類似，通常也設有附加控制端。以常見的八選一數據選擇器74LS151為例，它有3個地址輸入端C、B、A，8個數據輸入端D7、D6…D1、D0，兩個互補輸出端Y和W，使能控制端G， 輸出Y的表達式可寫為Y=∑mi Di，只要將需實現邏輯函數所包含的最小項所對應的數據端置為1，不包含的數據端置為0，輸出的Y就是所求函數。令A=C，B=B，C=A，則用8選1數據選擇器74LS151實現三人表決器功能的邏輯函數表達式為：Y（A，B，C）=∑m（5，6，7）=m0·0+m1·0+m2·0+m3·0+m4·0+m5·1+m6·1+m7·1，對照輸出表達式的形式，只要使D0=D1=D2=D3=D4=0，D5=D6=D7=1，則Y就是所求的邏輯函數，最后將控制端G接地即可實現該表決器功能（如圖3）。

2 結束語

以上三種設計方法都可以實現三人表決器的邏輯功能。通過這些方法可以使學生在學習組合邏輯電路這部分內容時，通過相互比較，從而熟悉這些常見組合邏輯電路各自的特點及應用，加深學生們的印象。

摘 要：在《數字電路》的學習中，組合邏輯電路的設計是一部分重要的知識，它以前一章的組合邏輯電路分析為依托，為后續的時序邏輯電路分析和設計打下堅實的基礎。文章以三人表決器為例介紹了三種設計方法，以便學生熟悉常見組合邏輯電路的特點及應用。

關鍵詞：組合邏輯電路設計；時序邏輯電路；方法

組合邏輯電路是數字電路中最簡單的一類電路，其在功能上無記憶，結構上無反饋網路。即電路任一時刻的輸出狀態只取決于該時刻各輸入狀態的組合，而與電路的原狀態無關。很多中規模組件都是組合邏輯電路，常用的有譯碼器、編碼器、數據選擇器等等。

1 組合邏輯電路的設計方法

組合邏輯電路的設計就是根據給出的實際問題，畫出能夠實現這一邏輯功能的數字電路。它是組合邏輯電路分析的逆過程。一般應以電路盡可能簡單、所用器件最少為目標。下面以三人表決器（其中一人有否決權，按照少數服從多數）為例，分別介紹三種能夠實現這一功能的電路設計。

1.1 采用基本邏輯門電路進行設計

組合邏輯電路的基本設計步驟如下：

（1）根據條件與結果的因果關系確定輸入輸出變量，分別用0和1表示信號的兩種不同狀態。

（2）根據邏輯功能的要求列出真值表；（如表1所示）

（3）將表達式進行化簡并變換為與非-與非的形式（這里采用與非門實現）。

1.2 采用譯碼器進行設計

具有n個輸入端的最小項譯碼器，其輸出端有2n個，且分別對應了n輸入變量的所有最小項。而任意一個n變量的邏輯函數，都可以寫成唯一的最小項之和的形式。所以，只要將譯碼器所對應的輸出端按一定規律與外圍電路進行適當地連接就可以實現。

1.3 用數據選擇器進行設計

具有n個地址輸入端的數據選擇器有2n個數據輸入端，對應n個輸入變量的全部最小項，有一到兩個輸出端。與譯碼器類似，通常也設有附加控制端。以常見的八選一數據選擇器74LS151為例，它有3個地址輸入端C、B、A，8個數據輸入端D7、D6…D1、D0，兩個互補輸出端Y和W，使能控制端G， 輸出Y的表達式可寫為Y=∑mi Di，只要將需實現邏輯函數所包含的最小項所對應的數據端置為1，不包含的數據端置為0，輸出的Y就是所求函數。令A=C，B=B，C=A，則用8選1數據選擇器74LS151實現三人表決器功能的邏輯函數表達式為：Y（A，B，C）=∑m（5，6，7）=m0·0+m1·0+m2·0+m3·0+m4·0+m5·1+m6·1+m7·1，對照輸出表達式的形式，只要使D0=D1=D2=D3=D4=0，D5=D6=D7=1，則Y就是所求的邏輯函數，最后將控制端G接地即可實現該表決器功能（如圖3）。

2 結束語

以上三種設計方法都可以實現三人表決器的邏輯功能。通過這些方法可以使學生在學習組合邏輯電路這部分內容時，通過相互比較，從而熟悉這些常見組合邏輯電路各自的特點及應用，加深學生們的印象。

摘 要：在《數字電路》的學習中，組合邏輯電路的設計是一部分重要的知識，它以前一章的組合邏輯電路分析為依托，為后續的時序邏輯電路分析和設計打下堅實的基礎。文章以三人表決器為例介紹了三種設計方法，以便學生熟悉常見組合邏輯電路的特點及應用。

關鍵詞：組合邏輯電路設計；時序邏輯電路；方法

組合邏輯電路是數字電路中最簡單的一類電路，其在功能上無記憶，結構上無反饋網路。即電路任一時刻的輸出狀態只取決于該時刻各輸入狀態的組合，而與電路的原狀態無關。很多中規模組件都是組合邏輯電路，常用的有譯碼器、編碼器、數據選擇器等等。

1 組合邏輯電路的設計方法

組合邏輯電路的設計就是根據給出的實際問題，畫出能夠實現這一邏輯功能的數字電路。它是組合邏輯電路分析的逆過程。一般應以電路盡可能簡單、所用器件最少為目標。下面以三人表決器（其中一人有否決權，按照少數服從多數）為例，分別介紹三種能夠實現這一功能的電路設計。

1.1 采用基本邏輯門電路進行設計

組合邏輯電路的基本設計步驟如下：

（1）根據條件與結果的因果關系確定輸入輸出變量，分別用0和1表示信號的兩種不同狀態。

（2）根據邏輯功能的要求列出真值表；（如表1所示）

（3）將表達式進行化簡并變換為與非-與非的形式（這里采用與非門實現）。

1.2 采用譯碼器進行設計

具有n個輸入端的最小項譯碼器，其輸出端有2n個，且分別對應了n輸入變量的所有最小項。而任意一個n變量的邏輯函數，都可以寫成唯一的最小項之和的形式。所以，只要將譯碼器所對應的輸出端按一定規律與外圍電路進行適當地連接就可以實現。

1.3 用數據選擇器進行設計

具有n個地址輸入端的數據選擇器有2n個數據輸入端，對應n個輸入變量的全部最小項，有一到兩個輸出端。與譯碼器類似，通常也設有附加控制端。以常見的八選一數據選擇器74LS151為例，它有3個地址輸入端C、B、A，8個數據輸入端D7、D6…D1、D0，兩個互補輸出端Y和W，使能控制端G， 輸出Y的表達式可寫為Y=∑mi Di，只要將需實現邏輯函數所包含的最小項所對應的數據端置為1，不包含的數據端置為0，輸出的Y就是所求函數。令A=C，B=B，C=A，則用8選1數據選擇器74LS151實現三人表決器功能的邏輯函數表達式為：Y（A，B，C）=∑m（5，6，7）=m0·0+m1·0+m2·0+m3·0+m4·0+m5·1+m6·1+m7·1，對照輸出表達式的形式，只要使D0=D1=D2=D3=D4=0，D5=D6=D7=1，則Y就是所求的邏輯函數，最后將控制端G接地即可實現該表決器功能（如圖3）。

2 結束語

以上三種設計方法都可以實現三人表決器的邏輯功能。通過這些方法可以使學生在學習組合邏輯電路這部分內容時，通過相互比較，從而熟悉這些常見組合邏輯電路各自的特點及應用，加深學生們的印象。