基于CY7C68013的存儲器測試臺的USB通信設計

李俊萍，靳 鴻，張艷兵

(中北大學電子測試技術國家重點實驗室，儀器科學與動態測試教育部重點實驗室，太原030051)

基于CY7C68013的存儲器測試臺的USB通信設計

李俊萍，靳 鴻*，張艷兵

(中北大學電子測試技術國家重點實驗室，儀器科學與動態測試教育部重點實驗室，太原030051)

為了對飛行器存儲器進行測試，需存儲器測試臺與飛行器存儲器之間完成數據通信。由于USB總線技術具有成本低、數據傳輸速度快、抗干擾能力強等的優點，這里選用USB總線來完成測試臺與存儲器之間的通信，用CY7C68013芯片作為USB通信的控制芯片。選用 Keil μvision2作為 USB通信軟件設計的開發環境。通過上位機軟件編程來控制測試臺CY7C68013與信號源模塊，CY7C68013與固態存儲器之間的通信。通過對USB通信硬件電路和軟件程序的設計，最終完成測試臺的USB通信設計。經測試，達到了設計的目的和要求。

存儲器;USB;CY7C68013;通信

USB總線可以很方便與PC機進行連接，并且USB接口可以為外界提供電源［1］。這里為了完成上位機，存儲器，測試臺之間的通信，用CY7C68013作為USB通信的控制芯片，使得開發過程更簡單和廉價，同時也大大提高了開發效率，縮短了產品的研發周期［2］。

1 USB通信總體設計

USB總線通信模塊在地面綜合測試臺工作過程中起連接作用，它將信號源模塊(這里的測試信號由兩片MSP430來產生)、供電模塊分別與上位機(這里的上位機軟件用VB編寫)連接起來，實現上位機與下層各個模塊之間的通信。USB總線通信模塊框圖如圖1所示。

圖1 USB總線通信模塊框圖

當采用低速讀數模式時，PA0和PA1控制兩個繼電器產生15 V起飛信號和28 V啟動存儲信號，當固態存儲器收到起飛信號后，CY7C68013經過串口0給固態存儲器發送RS-485讀數命令，固態存儲器每次收到讀數命令后發送開始讀數命令，然后經數據總線傳輸至上位機并存儲。

當采用高速讀數模式時，PA0和PA1控制兩個繼電器產生15 V起飛信號和28 V啟動存儲信號，當固態存儲器收到起飛信號后，CY7C68013經過串口0給固態存儲器發送RS-485讀數指令，固態存儲器每次收到讀數命令后發送開始讀數命令，高速讀數采用的是GPIF模式，GPIF產生一個地址(GPIFADR［8:0］)，驅動FIFO數據總線，然后，在CTL0輸出拉低后，等待一個外部提供的握手信號(RDY0)變低，當RDY0信號返回高電平時，GPIF也將CTL0帶回高電平，數據經PB［7:0］從高速讀數口傳輸至上位機并存儲。

2 USB通信的硬件設計

2.1 硬件電路設計

USB通信模塊由主控芯片 CY7C68013、芯片MAX3491、I2C總線電路及一些外圍電路組成。

2.1.1 主控芯片CY7C68013配置設計

實現USB接口的數據通信，CY7C68013可配置為3種模式:端口模式、GPIF模式、Slave FIFO模式［3-5］。地面測試臺在數據回讀的過程中采用了低速讀數和高速讀數兩種模式。低速讀數采用RS-485差分信號傳輸，數據傳輸距離長(≥100 m)，采用開發簡單且開發周期短的端口模式;高速讀數數據傳輸距離短(≤5 m)，由于GPIF模式采用的是FX2的管道連接方法，單片機的CPU不參與數據傳輸，開發速率較高，所以高速讀數時采用 GPIF模式。

2.1.2 RS-485通信電路設計

考慮到地面綜合測試臺可能需在高溫環境下工作，RS-485適用于環境相當惡劣的場合以及傳輸距離比較遠的場合，并能很好的保證數據傳輸的穩定性。這里采用全雙工通信的RS-485接口芯片MAX3491。MAX3491有一個輸出腳可以直接與CY7C68013的 TxD 腳相連，一個輸出腳與CY7C68013的 RxD 腳相連，當接收到來自CY7C68013的信息時，可立刻通過傳輸線驅動器將TTL邏輯電平轉換成差動電壓發送出去，同時，當接收到差動電壓時，可立即轉換成邏輯電平給CY7C68013處理。

2.1.3 I2C電路設計

FX2的 I2C總線控制器可以完成兩個目標:第1，用于管理串行EEPROM接口自動運行，在上電時決定枚舉的模式;第2，CY7C68013一旦開始工作，I2C總線控制器就作為一般用途，固件程序能夠對它進行存取操作。

I2C總線的兩個引腳SDA和SCL上各自連接了一個2.2 K的上拉電阻，用來提高總線輸出的驅動能力，同時適當的搭接EEPROM的地址線。搭接引導EEPROM地址線的具體值的表格如表1所示。本設計采用的是EEPROM為8K的ATMEL24C64，三根地址線A0、A1、A2搭接為1、0、0。

表1 搭接引導EEPROM地址線的具體值

3 USB通信的固件程序設計

所有基于微控制器及其外圍電路的功能設備的正常工作都離不開固件的參與，固件的作用就是輔助硬件或者說是控制硬件來完成預期的設備功能口［6］。

本模塊中固件程序的主要功能有:

(1)完成所需設備的初始化工作和一些特殊寄存器初值的設置。

(2)設備的重新枚舉。包括模擬設備的斷開和重新連接、響應主機的請求、完成對主機的配置任務。

(3)完成CY7C68013固件程序對數據接收和發送的端點配置，以保證 USB設備對數據的正確收發。

(4)中斷響應。USB接口在設備枚舉、響應主機請求、數據收發等過程中會產生中斷請求，并能正確的處理中斷請求，保證USB設備的正常工作。

(5)外圍電路的控制，完成USB對RS-485通信接口和MSP430F1611的狀態命令的收發。

3.1 端點配置

本設計在高速讀數過程中，采用的是端點模式，數據雙向傳輸，因此選擇EP0、EP2、EP6來進行數據傳輸，EP0不需要配置寄存器，被固定配置為有效IN/OUT控制端點;固件程序將EP2設置為IN端點，將其分配2 K的緩沖區，用來把讀取的數據傳輸給計算機;固件程序將EP6設置為OUT端點，將其分配512 byte的緩沖區，用來將計算機的命令發送給固態存儲器。

3.2 通用可編程接口(GPIF)設置

這里使用8位數據線實現CY7C68013與固態存儲器MSP430F1611之間的數據通信，使用CTL0控制輸出信號作為固態存儲器Flash的讀時鐘信號rclk，使用RDY0判斷固態存儲器的讀數使能標志。

圖2為GPIF讀配置波形圖。一個波形由多達7個可編程狀態構成，它們是S0～S6以及一個特定的空閑狀態S7，當GPIF程序轉移到空閑狀態時，則波形終止。每個狀態可以是兩個基本類型之一:非判決點(NDP)和判決點(DP)。對于非判決點，它在一個單位IFCLK周期中，具有一個可編程固定的持續時間;對于判決點狀態，先判斷采集信號上的操作產生的結果，若結果為邏輯1，則通過轉移到一個狀態，若結果為邏輯0，轉移到不同的狀態，其中IFCLK是默認的內部時鐘48 MHz。

圖2 GPIF讀配置波形圖

在上述GPIF讀配置波形中，S2和S6為判決點狀態。對于判決點S2，當檢測到為邏輯0時，表示Flash的寫地址和讀數命令未完成，不可讀數，跳入S0狀態，等待讀數;當檢測到為邏輯1時，表示Flash的寫地址和讀數命令完成，可以讀數，跳入S3狀態，開始讀數。對于判決點S6，當檢測到TCXpire為邏輯0時，表示未讀完Flash當前頁中的2 048 byte的數據，跳入S3狀態，繼續讀數;當檢測到TCXpire為邏輯1時，表示已讀完Flash當前頁中2 048 byte的數據，跳入Idle狀態。然后進入下一個讀數狀態，直到數據全部讀取完畢。

3.3 軟件程序的開發和數據傳輸的實現

USB通信模塊的程序是用Keil μ vision2編寫，計算機讀數處理軟件采用Visual Basic編寫。USB通信模塊的程序流程圖如圖3所示。

3.3.1 USB通信模塊控制信號源的固件程序

圖3 USB通信模塊程序流程圖

使用CY7C68013單片機串口UART1接口，接收到VB相應指令后開始發數，發數內容為控制MSP430F1611發送相應頻率的模擬信號和數字信號(共5 byte)。數據格式采用標準的串行方式，低位先發送，高字節先發送，數據發送波特率為115.2 kbit/s，1位起始位，8位數據位，1位停止位，無校驗。

CY7C68013單片機每次接收到VB的指令B5后，CY7C68013單片機發送相應的命令給MSP430F1611。具體命令定義見表2。其中XXH的定義具體見表3。

表2 UART1與MSP430F1611通信命令定義

表3 UART1與MSP430F1611通信命令XXH具體定義

MSP430F1611收到CY7C68013發送的相應命令后，把最后一個有效命令字節XXH通過異步串口發送給CY7C68013。CY7C68013收到相應的數據并上傳給計算機VB程序，VB程序中比較得出本次命令是否發送成功。

3.3.2 USB通信模塊控制數據讀取的固件程序

RS-485接口讀數:使用CY7C68013串口UART0接口，給固態存儲器發送RS-485讀數指令，發送內容為讀數起始位置和數量(以MB為單位)。數據格式采用標準的串行方式，低位先發送，高字節先發送，數據發送波特率為115.2 kbit/s，1位起始位，8位數據位，1位停止位，無校驗。

固態存儲器每次收到讀數地址指令后將收到的數據發送給上位機CY7C68013。表4為RS-485通信命令定義。

表4 RS-485通信命令定義

CY7C68013接收到固態存儲器返回的數據后，發送開始讀數命令，立即進入低速讀數狀態。表5為開始讀數命令。

表5 開始讀數命令

CY7C68013單片機內部集成的USB2.0的SIE能完成大部分USB2.0協議的處理工作，從而減少了用戶對繁雜的USB協議的處理。用戶在使用該單片機與外圍設備進行數據傳輸時，只需直接利用GPIF接口來實現與外圍設備之間的邏輯連接，就可以進行高速數據的傳輸［7］。

高速讀數:使用串口UART0接口，給固態存儲器發送讀數指令，發送內容為讀數起始位置和數量(以MB(Mbyte)為單位)。數據格式采用標準的串行方式，低位先發送，高字節先發送，數據發送波特率為115.2 kbit/s，1位起始位，8位數據位，1位停止位，無校驗。

固態存儲器每次收到讀數地址指令后將收到的數據發送給上位機CY7C68013。表6為GPIF通信命令定義。

表6 GPIF通信命令定義

CY7C68013接收到固態存儲器返回的數據后，發送開始讀數命令，立即進入高速讀數狀態。表7為開始讀數命令。

表7 開始讀數命令

啟動存儲信號(28 V):CY7C68013收到計算機VB發的命令B7后，把PA 1置高，并保持50 ms。

起飛信號(15 V):CY7C68013收到計算機VB發的命令BD后，把PA0置高，并保持50 ms。

4 USB通信系統的測試

將存儲器，測試臺，上位機連接起來。當USB接口接入PC后，首先進行PC的設備搜索，從USB端獲得設備的VI D/PI D以及USB芯片的工作方式;然后PC機通過得到的VI D/PI D獲取設備的驅動，保證設備的工作。與此同時，USB芯片上電開始，MCU開始從EZ PROM中獲取MCU的工作狀態、采用的工作模式、數據傳輸方式、所用到傳輸方式端點的大小以及傳輸方向，并對接口器件進行相應芯片寄存器的初始化［8］。系統上電以后，計算機通過USB接口給信號源模塊發送命令，信號源模塊接收到發送的命令以后產生模擬信號和數字信號。計算機通過USB接口模塊發送命令控制數據存儲，利用CY7C68013串口通信給固態存儲器發送1路起飛信號，1路啟動存儲信號，固態存儲器接收到啟動存儲信號后開始采編各路模擬信號、數字信號，采編完成后自動停止存儲。存儲完成后，發送1路起飛信號。計算機通過USB接口模塊發送命令控制讀數接口模塊，利用CY7C68013串口通信給固態存儲器發送讀數命令，進入讀數狀態。低速讀數時，地面綜合測試臺和固態存儲器之間用RS-485標準串行接口進行數據傳輸;高速讀數時，地面綜合測試臺和固態存儲器之間用普通8位并行接口進行傳輸。

經測試，USB的通信設計實現了預定的功能和目的。下面是測試過程中的一些數據。

計算機讀取的頻率為1kHz的速變信號的波形如圖4所示。

圖4 上位機讀取的模擬信號源數據

計算機讀取的RS-422數字量的數據如圖5所示。

圖5 上位機回讀的數字信號量數據

5 結束語

本文通過對存儲器測試臺的USB通信設計，完成了存儲器，測試臺，上位機之間的通信要求。對于存儲器測試臺功能和性能的完善具有重要意義，同時對存儲系統的測試也起到了橋梁作用。

［1］ 肖峰，劉明.USB接口的RS485信號模擬器設計［J］.單片機與嵌入式系統應用，2009(6):53-55.

［2］ 顏榮江，陰大興.嵌入USB控制器的51系列單片機EZ-USB［D］.單片機與嵌入式系統應用，2002，(1):39-40.

［3］ 錢峰.EZ-USB FX2單片機原理、編程及應用［M］.北京:北京航空航天大學出版社，2006:3.

［4］ Cypress Semiconductor Corporation.CY7C68013 EZ-USB FX2TMUSB Microcontroller.USA，2002.

［5］ Cypress Corp.EZ-USB(R)Technical Reference Manual.www.cypress.com，2011.2.15.

［6］ 邊海龍，賈少華.USB2.0設備的設計與開發［M］.北京:人民郵電出版社，2004:1.

［7］ 林剛勇，馬善農，許邦蓮.CY7C68013在數據傳輸中的應用［J］.微計算機信息，2007(10):76-78.

［8］ 李強，伍堅，姚冬蘋.CY7C68013芯片的USB接口固件設計［J］.單片機與嵌入式系統，2006(10):70-72.

李俊萍(1986- )，女，漢族，山西省呂梁市孝義人，在讀碩士研究生，研究方向為動態測試與智能儀器，347806919 @qq.com;

靳 鴻(1974- )，女，漢族，河北阜平人，博士，副教授，研究方向為動態測試系統的微型化及智能儀器，jinhong @nuc.edu.cn;

張艷兵(1977- )，男，漢族，山西省太原市人，講師，主要研究方向為計算機控制，信號與信息處理等，zhangyanbing @nuc.edu.cn。

Design of Communication about the Memory Test Bench Based on CY7C68013

LI Junping，JIN Hong*，ZHANG Yanbing
(National Key Laboratory for Electronic Measurement Technology，Key Laboratory of Instrumentation Science and Dynamic Measurement，North University of China，Taiyuan 030051，China)

In order to fully test the aircraft memory，it’s needed to complete data communication between memory test bench and aircraft memory.USB bus technology has the advantage of cost，speed of data transmission，anti-interference ability and so on，so it is selected to complete the communication between the memory and the test bench. CY7C68013 chip is selected as the USB communication control chip.Keil μvision2 is selected as USB communication software design development environment.The communication between the test bench CY7C68013 and signal source module，CY7C68013 and solid state memory is controlled by PC software program.The final completion of the USB communication design of the test bench includes the design of USB hardware circuit and software program. It achieves the purpose and requirements of the design on test.

memory;USB;CY7C68013;communication

10.3969/j.issn.1005－9490.2014.02.042

TN919.1

A

1005－9490(2014)02－0361－06

2013-07-12修改日期:2013-08-11

EEACC:6100;7210B