一個穩定的buck/boostDC—DC轉換器的環路設計

張金輝 楊維明 鮑鈺文

【摘要】本文設計了一款脈沖寬度調制的穩定的DC-DC轉換器環路。該轉換器可以根據輸入電壓的變化設置四個MOS開關管的開關狀態而工作在升壓或降壓模式而提高效率。另外，芯片的穩定性也是設計的難點之一。本文基于運算跨導放大器補償網絡實現反饋回路的頻率補償，使整個環路有合適的相位裕度，并分析bode圖，最后用cadence軟件針對具體的電路進行仿真，并給出仿真結果。

【關鍵詞】DC-DC;環路穩定;buck;boost

1.引言

在DC-DC轉換器的設計中，電路的穩定性是系統設計中的一個難點，它必須在整個輸入電壓范圍內或者輸入發生變化時保持輸出穩定。本文針對buck/boost型DC-DC轉換器設計了一個頻率補償方案，可以為相應的電路設計提供參考。除了可以在電路的設計上采用一些較為傳統的方式提高穩定性外，比如提高誤差放大器的增益和基準電壓、基準電流的精度，還可以增加環路補償電路，來保證電壓反饋環路的穩定。本文主要通過對環路的兩個部分分析，通過穩定條件，給出bode圖，最后在給定參考值下用cadence軟件仿真。在電源電壓由2.7V至5.5V變化時，輸出電壓的紋波滿足設計要求，電路的穩定性非常好。

2.環路設計

一個完整的buck/boost型DC-DC轉換器應該包括基準電壓產生電路、斜坡信號產生電路、誤差放大器、邏輯和驅動電路等重要模塊。除此之外，還會包括過溫保護、欠壓鎖定和軟起動等保護電路。文章則是通過對上述結構的轉換器簡化，將非線性結構線性化，分析其穩定性，并進行頻率補償。控制環路結構簡化圖如圖1所示，先分析buck模式下的穩定性，即當S3閉合S4斷開，而和在每個周期中交替導通時。

圖1 簡化結構圖

下面分兩個部分對上述結構討論。

2.1 控制到輸出

這部分采用脈沖寬度調制（PWM），保持頻率（150KHZ）不變，調節占空比（D）從而調節開關管的導通時間，控制輸出電壓。其中控制到輸出的傳遞函數是PWM、開關、LRC濾波器（R是寄生的串聯等效電阻）的傳遞函數之積。而PWM的傳遞函數等于鋸齒波斜坡幅值的倒數：

上式VRAMP中是鋸齒波斜坡的峰值。

由控制到輸出的傳遞函數是：

由上式可以看出由電容、電感和電阻引起的一個雙重極點和一個零點，分別由下式給出：

功率級中的電容和電感，作為芯片的外圍器件，一般很小，這里取L=5μH，C=330μF，電容的串聯等效電阻值并不能確定，但一般在100m?以內，用48m?做參考。另外可在保持電容不變的前提下，通過電容的串并聯改變ESR。Bode圖如圖2所示。圖2所示中，在頻率fpole有一個-180o的相位轉換。當大于時，由于零點的原因，相位向-90o方向增加，最終會趨向于-90o。首先確定系統的穿越頻率，根據采樣定理，穿越頻率至少應小于開關頻率的一半，這里為避免開關噪聲對環路的影響，取其1/10。由上圖可知增益曲線在超過后，以-1的斜率下降，而在選取的穿越頻率處已經以-1的斜率下降了。反饋網絡中增益曲線需要在此頻段與斜率為零的曲線配合，確保在穿越頻率處的斜率為-1。另外，要保證系統無條件穩定，系統的相位裕度應大于60o，而增益通常不做過多考慮。

2.2 反饋網絡

在反饋網絡中，若兩個輸入端有電壓差，那么運算跨導放大器會把電壓差轉換成電流，從輸出端流出，改變控制電壓從而使占空比變化，直到兩個輸入端電壓相同時，系統再次穩定。閉環設計目的不僅要求對開關頻率和電源的變化有很強抑制能力，保證靜態精度，而且要有良好的動態響應。下面結合穩定條件，確定頻率補償電容的值或范圍。由上圖可以看出反饋部分包括分壓網絡、誤差放大器和補償網絡。對于不同類型的誤差放大器，反饋效果有很大的不同，這里使用運算跨導放大器。放大器的跨導可以由偏置電流確定，至于補償網絡則由RC串聯，這樣組成了一個簡單的跨導運算放大器補償網絡。為了能得到系統所需的相位裕度，可選擇放大器的零極點的位置。一般零點頻率不應大于雙重極點頻率。這里取等號，即：

反饋部分仍然由三部分級聯，其傳遞函數直接由下式給出：

由上述傳遞函數可以看出，包含一個零點和一個極點。結合功率級的部分，整個環路的bode圖如圖3所示。

由圖3可以看出，系統的相位裕度大約是60o，考慮到其他方面的誤差，也能使系統保持穩定。穿越頻率大約是16KHZ。

另外，在boost模式下，即當S1閉合S2斷開，而S3和S4在每個周期中交替導通時，零極點保持不變，主要問題是形成了一條從輸入到輸出的信號通道，這樣會出現一個右半平面的零點，表達式如下：

隨著頻率的增加，增益會增加，但相角是減小的。棘手的是這個極點無法補償，只能在設計上避開它，即降低帶寬，確保所選的穿越頻率盡可能的小于。從數量級的角度看能滿足穩定要求。

2.3 仿真結果

通過對零極點的分析，確定反饋環路的穩定，最后用Cadence/Spectre軟件對轉換器進行了仿真，用仿真結果驗證系統的穩定。輸出電壓仿真結果（如圖4所示）。仿真結果表明，1.4ms即達到穩定狀態，即沒有出現過沖或下沖現象，也沒有出現激烈的波動，系統的穩定性非常好。

3.結束語

一個穩定的環路設計要考慮很多方面的問題，設計難度也比較大。本文主要從簡化結構圖入手，通過傳遞函數分析bode圖，結合穩定條件，確定反饋網絡中外接電容，其它更詳細的參數可參考文獻。此環路補償優點是外接器件少，但是瞬態響應慢。最后用cadence軟件仿真，驗證系統的穩定性。

參考文獻

[1]畢查德·拉扎維，陳貴燦等譯.模擬CMOS集成電路設計[M].西安交通大學出版社，2012：284-302.

[2]Sanjaya·Maniktala，王志強等譯.精通開關電源設計[M].人民郵電出版社，2012：170-217.

[3]Basso.C.P，呂章德譯.開關電源SPICE仿真與實用設計[M].電子工業出版社，2009：189-196.

[4]鄭朝霞等.電流型PWM DC-DC升壓轉換器的穩定性分析與實現[J].微電子學與計算機，2006.

[5]C.-C.Fang and E.H.Abed，Sampled-data modeling and analysis of PWM DC-DC converters[J].IEEE ISCAS，1999（5）：110-115.

[6]S.Banerjee and G.C.Verghese.NonlinearPhenomenainPowerElectronics.IEEE，2001.

[7]黃飛.電流模Buck型DC-DC芯片的穩定分析[J].自動化與儀器儀表，2006.