提高串型接口的NOR Flash Memory讀取數(shù)據(jù)頻率的設計方法

孫麗莉

摘 要：本文介紹了一種新的Flash Memory快閃存儲器的設計方法，運用該方法可以有效地提高串型接口NOR Flash Memory讀取數(shù)據(jù)的頻率。這種設計方法采用對Memory存儲器中的寄生電容用輸入地址進行控制，使其在不同的時間段進行充電，達到Flash Memory讀取數(shù)據(jù)所需的電壓可以在很短的時間內達到讀取數(shù)據(jù)所要求滿足的電壓的目的，從而提高了存儲器數(shù)據(jù)讀取的速度。同時此設計方法取消了數(shù)據(jù)讀取過程中不必要的對寄生電容的充電和放電過程，降低了對電源的功耗，有效提升產品的競爭力。

關鍵詞：串行接口 Memory 讀取數(shù)據(jù)頻率 電源的消耗

中圖分類號：TP333.2 文獻標識碼：A 文章編號：1672-3791（2014）03（a）-0033-02

Flash Memory有兩大類型：NAND型和NOR型。NAND型Flash Memory具有容量大，擦寫速度快的特點。NOR型Flash Memory具有快速讀取數(shù)據(jù)的特點，但它的擦寫速度要比NAND型Flash Memory慢。如果按接口分類，NOR Flash Memory又可以分為串行接口和并行接口兩種。串行接口的NOR Flash Memory數(shù)據(jù)地址線比較簡單，地址是從一條數(shù)據(jù)線上依次從高位到低位隨著時鐘串行輸入，每次只傳送一個bit的數(shù)據(jù)。此類產品已經廣泛應用于數(shù)字電視、DVD播放機、手機、MP3播放器等多媒體數(shù)碼產品。

隨著多媒體技術的不斷發(fā)展，多媒體數(shù)碼產品的設計對NOR Flash Memory的性能要求也越來越高，特別是對它的讀取數(shù)據(jù)的速度要求的不斷提高。未來NOR型Flash Memory的發(fā)展趨勢將向高速度、高容量、低功耗等方向發(fā)展。對于串行接口的NOR Flash Memory而言，現(xiàn)今市場上出現(xiàn)的產品最快頻率可以大于100MHz。另外，由于很多電子產品都是工作在低電壓電源的條件下，這就要求在不增加功耗的基礎上去提高Flash Memory的讀取速度。

Flash Memory讀取數(shù)據(jù)是否正確，取決于Flash Memory單元的工作條件。Flash存儲器單元共有五個端口，包括Gate柵端（G端，接字線WL），Drain漏端（D端），Source源端（S端），P阱（PWI端），N阱（NWD端），如圖1所示。

在實際應用電路中，以一個電源電壓3 V的Flash Memory工作條件為例，存儲器存的儲單元在讀取數(shù)據(jù)時，字線WL（word line）端的電壓需要高于此3 V的電源電壓，大約在4～5 V之間或者更高，存儲單元的漏端Drain的電壓為1 V左右，源端Source接地，阱PWI端接地，阱NWD在Memory讀取數(shù)據(jù)時的狀態(tài)和對它不作任何操作時的狀態(tài)一樣，接電源電壓，因此，加快字線WL端電壓的建立時間是提高Flash存儲器讀取速度的關鍵。由于存儲器讀取時所需要的字線WL電壓一般要高于電源提供的3 V電壓，此電壓是由所設計的Flash存儲器內部的電壓泵電路來提供，這就需要電壓泵要能夠在很短的時間內把高壓打起來，并且能夠很快地把此高壓傳送到字線WL端。通常Flash 存儲器，由于容量大小的不同，電壓泵端的電壓到達字線WL端時，所經過路徑上看到的寄生電容的大小是不一樣的，在對地址選中的字線WL充電的同時，往往也會對這些寄生電容進行充電，這樣一來就增加了對WL的充電時間，而這個充電時間直接影響了Memory的最大工作頻率。

Flash存儲器從電壓泵到字線WL端的電容分布即電壓泵補充電荷的路徑在設計中常規(guī)做法如圖2所示。假設存儲器的WL端電容先被分成N+1模塊，這里用SEC0，SEC1……SECN表示。 現(xiàn)在以SEC0模塊為例，那么它的充電路徑里的電容包含了P 阱電容，MOS Junction電容以及被地址所選中字線WL路徑的繞線電容等。一般來說，對于SEC0～SECN模塊的P阱電容和MOS Junction電容，不管這個模塊有沒有被選中，當存儲器讀取數(shù)據(jù)時，這些電容都屬于電壓泵充電的電容范疇。而選中路徑的WL繞線電容只有在其所屬的模塊SEC選中的情況下才需要充電（每次讀取數(shù)據(jù)時只選中SEC0～SECN中的一個）。當某一個模塊SEC被選中后，選中路徑上又包含選中的字線WL端和未被選中的WL端寄生電容。每一條字線WL路徑的寄生電容也同樣分為P阱電容，MOS Junction電容和字線WL的繞線電容。這些P阱電容，MOS的Junction電容不管Memory有沒有選中，都需電壓泵充電。實際上，對于字線WL的繞線電容，只有在被選中的情況下才需要充電，對非選中字線WL路徑的充電過程是電荷浪費的過程，會導致存儲器功耗的增加。

串行接口的NOR型Flash Memory，由于其地址是由時鐘控制串行輸入的，一般需要所有地址都輸入完畢后才開始進行讀取數(shù)據(jù)的操作，電壓泵要把電壓打到讀取數(shù)據(jù)所需的電壓，然后對字線WL路徑上的寄生電容充電，使其達到理想的電壓值。串行接口的NOR型FLASH存儲器讀取數(shù)據(jù)的時序如圖3所示。假設地址全部輸入是在第N+M+K時鐘結束，這個時鐘就是讀取數(shù)據(jù)起始點，輸出數(shù)據(jù)是在第N+M+K+J時鐘，也就是用于讀取數(shù)據(jù)的時間為J個時鐘的時間。

有的時候為了節(jié)省時間，提高數(shù)據(jù)輸出的速度，會采用在地址沒有完全準備好之前就開始打電壓泵的辦法，那么就有可能有一條非選中的字線WL就會被充電到高壓。然后在數(shù)據(jù)讀取操作開始后，就會有非選中的字線WL到選中的字線WL的切換。這個切換的過程包含了對非選中的字線WL的相關路徑寄生電容的放電和對選中的字線WL的相關路徑進行的充電。切換電路為如圖4所示的電路，在切換的過程中，當非選中字線WL從高電壓到低電壓切換時，PMOS MP1和NMOS MN1之間就可能存在競爭，字線WL的充電時是通過MP1對于字線WL提供的上拉電流，字線WL的放電時則是通過MN1提供的下拉電流。PWR電壓是由電壓泵提供的高于供電電源的電壓，當PMOS的SOURCE端的電壓PWR比較高，則它的VGS就大，在MN1對字線WL下拉放電的同時還存在著MP1對字線WL的上拉充電，這樣的情況會加大字線WL從選中到非選中切換的難度。而且不僅會有切換不過來的可能性，同時還會延長切換的時間，耗費很多的電壓泵能量。電壓泵則需更多的時間去補充這部分消耗的電荷，從而影響了數(shù)據(jù)讀取時所需的電壓大小，也就影響了數(shù)據(jù)讀取速度，還增加了芯片的功耗。

為了解決上述字線WL電壓切換帶來的問題，設計一種新的字線WL方向的充電路徑的方法，增加了電壓泵到各充電路徑的控制開關A0～AN、B0～BN以及W0～WN，控制開關分布。此方法是在數(shù)據(jù)讀取開始之前，斷開電壓泵到所有的選中路徑的開關A0～AN。第一步電壓泵先打起來。Flash 存儲器的高位地址（SEC0～SECN的選擇地址）會先輸入進來，當高位的SEC0～SECn地址準備好后，打開電壓泵到選中的SEC的相應控制開關A，開始對相關的P阱電容、MOS的Junction電容以及模塊SEC選中路徑的繞線電容進行充電。接著當?shù)臀蛔志€WL的地址完全準備好后，打開B開關和選中的WL相應的W開關，對選中的WL的繞線電容充電，因為這部分繞線電容只占總電容的很小比例，所以選中的字線WL可以在很短的時間內就能達到所需的電壓，從而保證了字線WL地址在準備好后的很短時間內，字線WL可以被充電到所需的理想電壓，保證數(shù)據(jù)可以很快的被正確的讀出。

新的設計方法和一般的設計方法相比，有很多改進的地方：它對所需充電的電容選擇在正確的時間段才開始去充電，這樣做可以減少電壓泵的能量損失。其次一般的設計方法是需要所有的地址都準備好后才開始對整個路徑進行充電，而新的設計方法把地址輸入期間所有的時間都利用了起來，而且在N+M+K個時鐘和N+M+K+J個時鐘之間時間內只需對選中的字線WL進行充電，由于充電路徑減少，充電的時間得到了提高，在相同的時鐘數(shù)的條件下，時鐘的周期可以很短，達到最終提高讀取數(shù)據(jù)的頻率的目的。這種設計方法通過對寄生電容在不同時間段的充電，使選中的字線WL能在較短的時間內更快地被充電達到讀取數(shù)據(jù)時所需的電壓，又由于電壓泵被打起來的時候，電壓泵到所有可能選中的寄生電容的路徑都處于斷開狀態(tài)，等到地址分別準備好后才把相應選中路徑的開關打開，所以不存在從選中到非選中的切換過程，既節(jié)省了電源的消耗，又消除了選錯字線WL的可能性。

此設計方法不僅可以應用在串行Flash存儲器的設計中，也可以應用在其它類似的集成電路設計上，以解決芯片內部數(shù)據(jù)讀取時間不足和改善功耗消耗過大的問題。

參考文獻

[1] 拉扎維（Razavi. B.）.模擬CMOS集成電路設計[M].陳貴燦，譯.4版.西安：西安交通大學出版社，2005：338-341.endprint

摘 要：本文介紹了一種新的Flash Memory快閃存儲器的設計方法，運用該方法可以有效地提高串型接口NOR Flash Memory讀取數(shù)據(jù)的頻率。這種設計方法采用對Memory存儲器中的寄生電容用輸入地址進行控制，使其在不同的時間段進行充電，達到Flash Memory讀取數(shù)據(jù)所需的電壓可以在很短的時間內達到讀取數(shù)據(jù)所要求滿足的電壓的目的，從而提高了存儲器數(shù)據(jù)讀取的速度。同時此設計方法取消了數(shù)據(jù)讀取過程中不必要的對寄生電容的充電和放電過程，降低了對電源的功耗，有效提升產品的競爭力。

關鍵詞：串行接口 Memory 讀取數(shù)據(jù)頻率 電源的消耗

中圖分類號：TP333.2 文獻標識碼：A 文章編號：1672-3791（2014）03（a）-0033-02

Flash Memory有兩大類型：NAND型和NOR型。NAND型Flash Memory具有容量大，擦寫速度快的特點。NOR型Flash Memory具有快速讀取數(shù)據(jù)的特點，但它的擦寫速度要比NAND型Flash Memory慢。如果按接口分類，NOR Flash Memory又可以分為串行接口和并行接口兩種。串行接口的NOR Flash Memory數(shù)據(jù)地址線比較簡單，地址是從一條數(shù)據(jù)線上依次從高位到低位隨著時鐘串行輸入，每次只傳送一個bit的數(shù)據(jù)。此類產品已經廣泛應用于數(shù)字電視、DVD播放機、手機、MP3播放器等多媒體數(shù)碼產品。

隨著多媒體技術的不斷發(fā)展，多媒體數(shù)碼產品的設計對NOR Flash Memory的性能要求也越來越高，特別是對它的讀取數(shù)據(jù)的速度要求的不斷提高。未來NOR型Flash Memory的發(fā)展趨勢將向高速度、高容量、低功耗等方向發(fā)展。對于串行接口的NOR Flash Memory而言，現(xiàn)今市場上出現(xiàn)的產品最快頻率可以大于100MHz。另外，由于很多電子產品都是工作在低電壓電源的條件下，這就要求在不增加功耗的基礎上去提高Flash Memory的讀取速度。

Flash Memory讀取數(shù)據(jù)是否正確，取決于Flash Memory單元的工作條件。Flash存儲器單元共有五個端口，包括Gate柵端（G端，接字線WL），Drain漏端（D端），Source源端（S端），P阱（PWI端），N阱（NWD端），如圖1所示。

在實際應用電路中，以一個電源電壓3 V的Flash Memory工作條件為例，存儲器存的儲單元在讀取數(shù)據(jù)時，字線WL（word line）端的電壓需要高于此3 V的電源電壓，大約在4～5 V之間或者更高，存儲單元的漏端Drain的電壓為1 V左右，源端Source接地，阱PWI端接地，阱NWD在Memory讀取數(shù)據(jù)時的狀態(tài)和對它不作任何操作時的狀態(tài)一樣，接電源電壓，因此，加快字線WL端電壓的建立時間是提高Flash存儲器讀取速度的關鍵。由于存儲器讀取時所需要的字線WL電壓一般要高于電源提供的3 V電壓，此電壓是由所設計的Flash存儲器內部的電壓泵電路來提供，這就需要電壓泵要能夠在很短的時間內把高壓打起來，并且能夠很快地把此高壓傳送到字線WL端。通常Flash 存儲器，由于容量大小的不同，電壓泵端的電壓到達字線WL端時，所經過路徑上看到的寄生電容的大小是不一樣的，在對地址選中的字線WL充電的同時，往往也會對這些寄生電容進行充電，這樣一來就增加了對WL的充電時間，而這個充電時間直接影響了Memory的最大工作頻率。

Flash存儲器從電壓泵到字線WL端的電容分布即電壓泵補充電荷的路徑在設計中常規(guī)做法如圖2所示。假設存儲器的WL端電容先被分成N+1模塊，這里用SEC0，SEC1……SECN表示。 現(xiàn)在以SEC0模塊為例，那么它的充電路徑里的電容包含了P 阱電容，MOS Junction電容以及被地址所選中字線WL路徑的繞線電容等。一般來說，對于SEC0～SECN模塊的P阱電容和MOS Junction電容，不管這個模塊有沒有被選中，當存儲器讀取數(shù)據(jù)時，這些電容都屬于電壓泵充電的電容范疇。而選中路徑的WL繞線電容只有在其所屬的模塊SEC選中的情況下才需要充電（每次讀取數(shù)據(jù)時只選中SEC0～SECN中的一個）。當某一個模塊SEC被選中后，選中路徑上又包含選中的字線WL端和未被選中的WL端寄生電容。每一條字線WL路徑的寄生電容也同樣分為P阱電容，MOS Junction電容和字線WL的繞線電容。這些P阱電容，MOS的Junction電容不管Memory有沒有選中，都需電壓泵充電。實際上，對于字線WL的繞線電容，只有在被選中的情況下才需要充電，對非選中字線WL路徑的充電過程是電荷浪費的過程，會導致存儲器功耗的增加。

串行接口的NOR型Flash Memory，由于其地址是由時鐘控制串行輸入的，一般需要所有地址都輸入完畢后才開始進行讀取數(shù)據(jù)的操作，電壓泵要把電壓打到讀取數(shù)據(jù)所需的電壓，然后對字線WL路徑上的寄生電容充電，使其達到理想的電壓值。串行接口的NOR型FLASH存儲器讀取數(shù)據(jù)的時序如圖3所示。假設地址全部輸入是在第N+M+K時鐘結束，這個時鐘就是讀取數(shù)據(jù)起始點，輸出數(shù)據(jù)是在第N+M+K+J時鐘，也就是用于讀取數(shù)據(jù)的時間為J個時鐘的時間。

有的時候為了節(jié)省時間，提高數(shù)據(jù)輸出的速度，會采用在地址沒有完全準備好之前就開始打電壓泵的辦法，那么就有可能有一條非選中的字線WL就會被充電到高壓。然后在數(shù)據(jù)讀取操作開始后，就會有非選中的字線WL到選中的字線WL的切換。這個切換的過程包含了對非選中的字線WL的相關路徑寄生電容的放電和對選中的字線WL的相關路徑進行的充電。切換電路為如圖4所示的電路，在切換的過程中，當非選中字線WL從高電壓到低電壓切換時，PMOS MP1和NMOS MN1之間就可能存在競爭，字線WL的充電時是通過MP1對于字線WL提供的上拉電流，字線WL的放電時則是通過MN1提供的下拉電流。PWR電壓是由電壓泵提供的高于供電電源的電壓，當PMOS的SOURCE端的電壓PWR比較高，則它的VGS就大，在MN1對字線WL下拉放電的同時還存在著MP1對字線WL的上拉充電，這樣的情況會加大字線WL從選中到非選中切換的難度。而且不僅會有切換不過來的可能性，同時還會延長切換的時間，耗費很多的電壓泵能量。電壓泵則需更多的時間去補充這部分消耗的電荷，從而影響了數(shù)據(jù)讀取時所需的電壓大小，也就影響了數(shù)據(jù)讀取速度，還增加了芯片的功耗。

為了解決上述字線WL電壓切換帶來的問題，設計一種新的字線WL方向的充電路徑的方法，增加了電壓泵到各充電路徑的控制開關A0～AN、B0～BN以及W0～WN，控制開關分布。此方法是在數(shù)據(jù)讀取開始之前，斷開電壓泵到所有的選中路徑的開關A0～AN。第一步電壓泵先打起來。Flash 存儲器的高位地址（SEC0～SECN的選擇地址）會先輸入進來，當高位的SEC0～SECn地址準備好后，打開電壓泵到選中的SEC的相應控制開關A，開始對相關的P阱電容、MOS的Junction電容以及模塊SEC選中路徑的繞線電容進行充電。接著當?shù)臀蛔志€WL的地址完全準備好后，打開B開關和選中的WL相應的W開關，對選中的WL的繞線電容充電，因為這部分繞線電容只占總電容的很小比例，所以選中的字線WL可以在很短的時間內就能達到所需的電壓，從而保證了字線WL地址在準備好后的很短時間內，字線WL可以被充電到所需的理想電壓，保證數(shù)據(jù)可以很快的被正確的讀出。

新的設計方法和一般的設計方法相比，有很多改進的地方：它對所需充電的電容選擇在正確的時間段才開始去充電，這樣做可以減少電壓泵的能量損失。其次一般的設計方法是需要所有的地址都準備好后才開始對整個路徑進行充電，而新的設計方法把地址輸入期間所有的時間都利用了起來，而且在N+M+K個時鐘和N+M+K+J個時鐘之間時間內只需對選中的字線WL進行充電，由于充電路徑減少，充電的時間得到了提高，在相同的時鐘數(shù)的條件下，時鐘的周期可以很短，達到最終提高讀取數(shù)據(jù)的頻率的目的。這種設計方法通過對寄生電容在不同時間段的充電，使選中的字線WL能在較短的時間內更快地被充電達到讀取數(shù)據(jù)時所需的電壓，又由于電壓泵被打起來的時候，電壓泵到所有可能選中的寄生電容的路徑都處于斷開狀態(tài)，等到地址分別準備好后才把相應選中路徑的開關打開，所以不存在從選中到非選中的切換過程，既節(jié)省了電源的消耗，又消除了選錯字線WL的可能性。

此設計方法不僅可以應用在串行Flash存儲器的設計中，也可以應用在其它類似的集成電路設計上，以解決芯片內部數(shù)據(jù)讀取時間不足和改善功耗消耗過大的問題。

參考文獻

[1] 拉扎維（Razavi. B.）.模擬CMOS集成電路設計[M].陳貴燦，譯.4版.西安：西安交通大學出版社，2005：338-341.endprint

摘 要：本文介紹了一種新的Flash Memory快閃存儲器的設計方法，運用該方法可以有效地提高串型接口NOR Flash Memory讀取數(shù)據(jù)的頻率。這種設計方法采用對Memory存儲器中的寄生電容用輸入地址進行控制，使其在不同的時間段進行充電，達到Flash Memory讀取數(shù)據(jù)所需的電壓可以在很短的時間內達到讀取數(shù)據(jù)所要求滿足的電壓的目的，從而提高了存儲器數(shù)據(jù)讀取的速度。同時此設計方法取消了數(shù)據(jù)讀取過程中不必要的對寄生電容的充電和放電過程，降低了對電源的功耗，有效提升產品的競爭力。

關鍵詞：串行接口 Memory 讀取數(shù)據(jù)頻率 電源的消耗

中圖分類號：TP333.2 文獻標識碼：A 文章編號：1672-3791（2014）03（a）-0033-02

Flash Memory有兩大類型：NAND型和NOR型。NAND型Flash Memory具有容量大，擦寫速度快的特點。NOR型Flash Memory具有快速讀取數(shù)據(jù)的特點，但它的擦寫速度要比NAND型Flash Memory慢。如果按接口分類，NOR Flash Memory又可以分為串行接口和并行接口兩種。串行接口的NOR Flash Memory數(shù)據(jù)地址線比較簡單，地址是從一條數(shù)據(jù)線上依次從高位到低位隨著時鐘串行輸入，每次只傳送一個bit的數(shù)據(jù)。此類產品已經廣泛應用于數(shù)字電視、DVD播放機、手機、MP3播放器等多媒體數(shù)碼產品。

隨著多媒體技術的不斷發(fā)展，多媒體數(shù)碼產品的設計對NOR Flash Memory的性能要求也越來越高，特別是對它的讀取數(shù)據(jù)的速度要求的不斷提高。未來NOR型Flash Memory的發(fā)展趨勢將向高速度、高容量、低功耗等方向發(fā)展。對于串行接口的NOR Flash Memory而言，現(xiàn)今市場上出現(xiàn)的產品最快頻率可以大于100MHz。另外，由于很多電子產品都是工作在低電壓電源的條件下，這就要求在不增加功耗的基礎上去提高Flash Memory的讀取速度。

Flash Memory讀取數(shù)據(jù)是否正確，取決于Flash Memory單元的工作條件。Flash存儲器單元共有五個端口，包括Gate柵端（G端，接字線WL），Drain漏端（D端），Source源端（S端），P阱（PWI端），N阱（NWD端），如圖1所示。

在實際應用電路中，以一個電源電壓3 V的Flash Memory工作條件為例，存儲器存的儲單元在讀取數(shù)據(jù)時，字線WL（word line）端的電壓需要高于此3 V的電源電壓，大約在4～5 V之間或者更高，存儲單元的漏端Drain的電壓為1 V左右，源端Source接地，阱PWI端接地，阱NWD在Memory讀取數(shù)據(jù)時的狀態(tài)和對它不作任何操作時的狀態(tài)一樣，接電源電壓，因此，加快字線WL端電壓的建立時間是提高Flash存儲器讀取速度的關鍵。由于存儲器讀取時所需要的字線WL電壓一般要高于電源提供的3 V電壓，此電壓是由所設計的Flash存儲器內部的電壓泵電路來提供，這就需要電壓泵要能夠在很短的時間內把高壓打起來，并且能夠很快地把此高壓傳送到字線WL端。通常Flash 存儲器，由于容量大小的不同，電壓泵端的電壓到達字線WL端時，所經過路徑上看到的寄生電容的大小是不一樣的，在對地址選中的字線WL充電的同時，往往也會對這些寄生電容進行充電，這樣一來就增加了對WL的充電時間，而這個充電時間直接影響了Memory的最大工作頻率。

Flash存儲器從電壓泵到字線WL端的電容分布即電壓泵補充電荷的路徑在設計中常規(guī)做法如圖2所示。假設存儲器的WL端電容先被分成N+1模塊，這里用SEC0，SEC1……SECN表示。 現(xiàn)在以SEC0模塊為例，那么它的充電路徑里的電容包含了P 阱電容，MOS Junction電容以及被地址所選中字線WL路徑的繞線電容等。一般來說，對于SEC0～SECN模塊的P阱電容和MOS Junction電容，不管這個模塊有沒有被選中，當存儲器讀取數(shù)據(jù)時，這些電容都屬于電壓泵充電的電容范疇。而選中路徑的WL繞線電容只有在其所屬的模塊SEC選中的情況下才需要充電（每次讀取數(shù)據(jù)時只選中SEC0～SECN中的一個）。當某一個模塊SEC被選中后，選中路徑上又包含選中的字線WL端和未被選中的WL端寄生電容。每一條字線WL路徑的寄生電容也同樣分為P阱電容，MOS Junction電容和字線WL的繞線電容。這些P阱電容，MOS的Junction電容不管Memory有沒有選中，都需電壓泵充電。實際上，對于字線WL的繞線電容，只有在被選中的情況下才需要充電，對非選中字線WL路徑的充電過程是電荷浪費的過程，會導致存儲器功耗的增加。

串行接口的NOR型Flash Memory，由于其地址是由時鐘控制串行輸入的，一般需要所有地址都輸入完畢后才開始進行讀取數(shù)據(jù)的操作，電壓泵要把電壓打到讀取數(shù)據(jù)所需的電壓，然后對字線WL路徑上的寄生電容充電，使其達到理想的電壓值。串行接口的NOR型FLASH存儲器讀取數(shù)據(jù)的時序如圖3所示。假設地址全部輸入是在第N+M+K時鐘結束，這個時鐘就是讀取數(shù)據(jù)起始點，輸出數(shù)據(jù)是在第N+M+K+J時鐘，也就是用于讀取數(shù)據(jù)的時間為J個時鐘的時間。

有的時候為了節(jié)省時間，提高數(shù)據(jù)輸出的速度，會采用在地址沒有完全準備好之前就開始打電壓泵的辦法，那么就有可能有一條非選中的字線WL就會被充電到高壓。然后在數(shù)據(jù)讀取操作開始后，就會有非選中的字線WL到選中的字線WL的切換。這個切換的過程包含了對非選中的字線WL的相關路徑寄生電容的放電和對選中的字線WL的相關路徑進行的充電。切換電路為如圖4所示的電路，在切換的過程中，當非選中字線WL從高電壓到低電壓切換時，PMOS MP1和NMOS MN1之間就可能存在競爭，字線WL的充電時是通過MP1對于字線WL提供的上拉電流，字線WL的放電時則是通過MN1提供的下拉電流。PWR電壓是由電壓泵提供的高于供電電源的電壓，當PMOS的SOURCE端的電壓PWR比較高，則它的VGS就大，在MN1對字線WL下拉放電的同時還存在著MP1對字線WL的上拉充電，這樣的情況會加大字線WL從選中到非選中切換的難度。而且不僅會有切換不過來的可能性，同時還會延長切換的時間，耗費很多的電壓泵能量。電壓泵則需更多的時間去補充這部分消耗的電荷，從而影響了數(shù)據(jù)讀取時所需的電壓大小，也就影響了數(shù)據(jù)讀取速度，還增加了芯片的功耗。

為了解決上述字線WL電壓切換帶來的問題，設計一種新的字線WL方向的充電路徑的方法，增加了電壓泵到各充電路徑的控制開關A0～AN、B0～BN以及W0～WN，控制開關分布。此方法是在數(shù)據(jù)讀取開始之前，斷開電壓泵到所有的選中路徑的開關A0～AN。第一步電壓泵先打起來。Flash 存儲器的高位地址（SEC0～SECN的選擇地址）會先輸入進來，當高位的SEC0～SECn地址準備好后，打開電壓泵到選中的SEC的相應控制開關A，開始對相關的P阱電容、MOS的Junction電容以及模塊SEC選中路徑的繞線電容進行充電。接著當?shù)臀蛔志€WL的地址完全準備好后，打開B開關和選中的WL相應的W開關，對選中的WL的繞線電容充電，因為這部分繞線電容只占總電容的很小比例，所以選中的字線WL可以在很短的時間內就能達到所需的電壓，從而保證了字線WL地址在準備好后的很短時間內，字線WL可以被充電到所需的理想電壓，保證數(shù)據(jù)可以很快的被正確的讀出。

新的設計方法和一般的設計方法相比，有很多改進的地方：它對所需充電的電容選擇在正確的時間段才開始去充電，這樣做可以減少電壓泵的能量損失。其次一般的設計方法是需要所有的地址都準備好后才開始對整個路徑進行充電，而新的設計方法把地址輸入期間所有的時間都利用了起來，而且在N+M+K個時鐘和N+M+K+J個時鐘之間時間內只需對選中的字線WL進行充電，由于充電路徑減少，充電的時間得到了提高，在相同的時鐘數(shù)的條件下，時鐘的周期可以很短，達到最終提高讀取數(shù)據(jù)的頻率的目的。這種設計方法通過對寄生電容在不同時間段的充電，使選中的字線WL能在較短的時間內更快地被充電達到讀取數(shù)據(jù)時所需的電壓，又由于電壓泵被打起來的時候，電壓泵到所有可能選中的寄生電容的路徑都處于斷開狀態(tài)，等到地址分別準備好后才把相應選中路徑的開關打開，所以不存在從選中到非選中的切換過程，既節(jié)省了電源的消耗，又消除了選錯字線WL的可能性。

此設計方法不僅可以應用在串行Flash存儲器的設計中，也可以應用在其它類似的集成電路設計上，以解決芯片內部數(shù)據(jù)讀取時間不足和改善功耗消耗過大的問題。

參考文獻

[1] 拉扎維（Razavi. B.）.模擬CMOS集成電路設計[M].陳貴燦，譯.4版.西安：西安交通大學出版社，2005：338-341.endprint