FPGA實現AVS編碼器P幀全過程

2014-11-20 08:19:04王永霞

電視技術 2014年7期

王永霞，劉博，張剛

(太原理工大學信息工程學院，山西太原030024)

AVS是我國自主知識產權的第二代數字音視頻信源標準，在2006年2月確定為國家標準并開始實施。它的編碼效率與H.264相當，算法復雜度和硬件實現成本比H.264低。尤其是在碼率和PSNR相當的情況下，AVS的編碼速度比H.264高［1］。AVS視頻編碼標準采用一系列新技術去除數據傳輸和存儲冗余，因此AVS視頻編碼過程包含幀內預測、幀間預測、DCT變換、和熵編碼［2］等。其中，幀間預測中利用運動矢量來消除圖像間的冗余;幀內預測中采用臨近宏塊相關性來消除圖像內部的空間冗余;再通過對預測殘差進行DCT變換和量化消除視覺冗余，最后利用熵編碼有效減小編碼冗余［3］。

由于AVS標準提出的時間較晚，所以FPGA實現的實例較少。由于FPGA具有集成度高和系統結構靈活的特點［4］，本文設計選擇FPGA為平臺，在其上實現了AVS編碼器的P幀部分。

1 AVS編碼器原理

完整的AVS編碼器框圖如圖1所示，AVS編碼幀分為3種:幀內預測幀(I幀)、前向幀間預測幀(P幀)和雙向幀間預測幀(B幀)。下面介紹AVS編碼原理［5］。

圖1 AVS編碼器框圖

預測值是由前面已編碼的參考圖像經運動補償后獲得。為了提高預測精度和壓縮比，實際的參考圖像可從已重建并濾波的幀中選擇，再與當前塊相減產生1個殘差塊，殘差塊經整數變換(DCT)和量化［6］(Quant)后產生一組系數，將這些系數熵編碼(CAVLC)，并與解碼所需的一些頭信息整合組成1個壓縮后的比特流，經NAL(網絡自適應層)傳輸和存儲。為提供進一步預測所用的傳輸參考圖像，利用編碼器具有重建圖像的功能，將殘差圖像經反量化(DE－QUANT)和反整數變換(IDCT)［7］得到新的殘差塊，將其與預測值相加，在本地得到一幀新的圖像，經濾波后所得重建圖像作為后續編碼參考圖像［8］。

2 P幀編碼器整體設計

根據AVS編碼器編碼算法的特點，P幀編碼器包括MV預測模塊、運動估計模塊、變換量化模塊和熵編碼模塊，再加上重構、殘差和CBP頭文件等一些外圍電路構成。具體實現框圖如圖2所示。

圖2 整體設計原理框圖

MV預測模塊:當前編碼塊由臨近已編碼塊的MV預測而得到MVp。

運動估計模塊:由于運動圖像臨近幀之間存在相關性，所以將運動圖像分割成若干宏塊，并經運動搜索得出當前編碼塊的最佳匹配塊在參考幀中的位置，根據其準確位置即可得到空間相對偏移矢量MV。

變換量化模塊:反量化、反DCT變換所得數據與參考塊相加得重建幀。

編碼模塊:主要包括DCT變換和反DCT變換、量化和反量化、ZIG－ZAG掃描和CAVLC熵編碼。DCT變換、量化后所得數據經ZIG－ZAG掃描后傳送給熵編碼，作為CAVLC熵編碼的輸入數據，CAVLC熵編碼形成的碼流前加入CBP頭文件，得到最終壓縮后的比特流8位對齊存入RAM中。

3 模塊設計

依據FPGA硬件平臺的特點，采用硬件描述語言VHD語言設計。本設計的核心模塊是MV預測模塊、運動估計模塊和編碼模塊。下面以P幀任一宏塊為例介紹各個模塊的功能和作用。

3.1 MV 預測

該模塊主要完成MVP_x和MVP_y的獲取。實現過程分4個狀態完成，分別是空閑、接收、計算和傳輸，如圖3所示。

圖3 MV預測狀態轉移圖

Stidle是空閑狀態;Streceive是數據接收狀態，加載左邊塊、上邊塊和右上邊塊這3個相鄰參考塊，分別用i_refa，i_refb，i_refc表示，及其相應運動矢量為 mva_x、mva_y，mvb_x、mvb_y，mvc_x、mvc_y;Stcalculate 是計算過程，具體步驟與AVS標準中MV預測過程［4］完全一致;Sttrans是MVP_x和MVP_y的輸出過程。用ModelSim仿真，結果如圖4所示。

圖4 MV預測模塊仿真結果(截圖)

3.2 運動估計

該模塊需要從當前幀和參考幀中獲取輸入數據，從當前幀中得到當前塊數據，從參考幀中獲取搜索窗數據。在搜索窗中搜索得到SAD值最小的宏塊，作為當前塊的最佳匹配塊，并用運動矢量的形式記錄匹配塊的空間位置。此過程主要包括運動搜索、SAD計算、最佳運動矢量和預測模式的獲取。由于全搜索算法數據規則容易控制且易并行處理，所以本設計采用的搜索模式為全搜索;利用當前塊數據與參考窗數據作絕對差再求和所得結果即為所需SAD值;根據最佳匹配塊位置即可得到最佳運動矢量;預測模式包括8×8、8×16、16×8、16×16四種，SAD值最小的預測模式為最佳預測模式。由于最佳搜索模式為16×16的概率最大，因此，以16×16搜索模式為例介紹搜索過程。

實現過程包含空閑、數據接收、SAD計算和輸出16×16搜索模式下的最小SAD值4個狀態，SAD計算過程和狀態轉移過程用ModelSim仿真，結果如圖5所示。ssad0_inter16×16o～ssad16_inter16×16o輸出SAD計算結果其中，dataout_inter16×16o輸出數據為16×16搜索模式下的最小SAD，mv_x和mv_y為此SAD值對應的運動矢量，stcurrent_inter16×16o為狀態跳轉。

圖5 16×16運動搜索仿真結果(截圖)

3.3 編碼模塊

此模塊由DCT變換、量化、反DCT變換、反量化和熵編碼五部分構成。其中，DCT變換和反DCT變換都采用蝶形算法，每次處理8×8塊的一行數據，且大量采用加法和移位，這樣節省了大量的時間和空間。查表實現量化和反量化，表格存儲在ROM中。DCT變換和量化后的數據通過DV_RAM傳給熵編碼模塊，反量化和反DCT變換的數據形成重構殘差塊。熵編碼主要實現ZIG－ZAG掃描、游程編碼、碼表的查詢與切換、哥倫布編碼和碼流輸出;此過程采用占用空間少的存儲方法存儲碼表，并將碼表查詢與切換、哥倫布編碼合并成流水線單元并行完成，省去了中間數據的存儲，還將熵編碼子過程并行完成，加快了處理速度。

編碼模塊輸入數據是當前塊與預測塊對應數據作差得到的殘差塊數據，如圖6所示，其中圖6a是C代碼中輸入殘差數據，圖6b是ModelSim仿真中截取的輸入數據流。經DCT變換、量化和熵編碼后的碼流如圖7所示，其中圖7a是從AVS算法C代碼中截取的碼流;圖7b是從ModelSim仿真中截取的比特流。通過比較可以看出，2種方法輸入數據和所得結果都完全一致，說明FPGA的P幀編碼過程可正確輸出比特流。