基于PCI總線的靈活的T1/E1接口板設計

中國海洋大學 266101

摘要：本文主要介紹了某型號的路由器的T1接口板的設計，介紹了T1到PCI總線的實現方案以及詳細的實現方法，并根據選型的核心協議轉換芯片的特點，對電路板進行了冗余設計，以實現根據客戶要求可以將本電路板實現4T1或者2T1靈活硬件配置，節省了成本；同時也為將來使本接口電路板兼容E1協議做了兼容設計。本文中包含了接口電路板的設計方案，包括關鍵器件，單板詳細接口，硬件對外接口等。

關鍵詞：PCI接口；T1/E1；兼容性設計

引言：本文主要介紹了基于由背板的PCI總線延伸出的T1/E1兼容接口電路單板的兼容性設計方案，以一種電路板的PCB設計，配合不同的BOM和邏輯軟件，來實現兼容3種接口數量的接口板；本文內容包括關鍵器件，單板的詳細結構，硬件對外接口等。

1.概述

本接口電路板的設計目的是為了擴充某型號路由器的廣域網接口類型和數量，實現1路、2路、或者4路T1/CT1/PRI數據收發。

物理層LIU + FRAMER芯片采用Infineon公司的PEB2256；HDLC控制器和PCI橋采用華為海思開發ASIC芯片SD701；邏輯芯片采用Lattice公司的ispLSI2192VE。

由于采用的PEB2256和SD701特性，本電路板通過灌注不同邏輯軟件，可以轉變為E1接口電路板。

2.詳細結構

4T1接口板的邏輯功能框圖如下所示：

2T1接口板：基本結構與4T1相同，由于用了4T1接口板PCB：因此2路用戶端口分別采用4T1的0、1端口，分別對應SD701的物理端口PORT0、1.每路端口結構與4T1相同。

1T1接口板：基本結構與4T1相同，由于采用4T1的PCB圖，因此路用戶端口采用4T1的0端口，對應于SD701的物理端口PORT0，結構與4T1相同。

（1） 4T1 接口板模塊詳細描述

4T1接口板作為路由器的擴充接口插板，實現4個廣域網物理接口。

接口板通過PCI總線與主板相連，連接器的管腳信號定義參考了CPCI32位信號定義，在它的基礎上做了一些修改，以適應路由器的特殊應用。與主板的接口包括PCI總線接口。接口板用到的+3.3V電源由主板直接供給，+1.5V電源由接口板上電源轉換單元提供。

4T1有4路CT1/PRI端口，每一路端口的FRAMER+LIU接口模塊和驅動用四門子公司的PEB2256芯片加PULSE公司的T1144變壓器實現，這部分電路對4路來說是相同的。其中，接口電路還包括阻抗匹配和防護電路。4路端口的HDLC控制器由SD701實現。

SD701有16個物理端口（PORT），4T1的4個物理端口占用SD701的PORTO到PORT3，HDLC通道可以通過配置SD701內部寄存器來實現任意通道的分配和捆綁。

以下將只詳細說明PORT 0的原理結構，其它3個端口只進行簡單說明，給出端口的管腳分配。

（2） PCI橋模塊（PCI/Local Bus接口）

PCI橋模塊的功能是實現PCI接口，在路由器主機的PCI接口上，同時實現PCI總線到Local Bus（局部總線）的轉換。

PCI接口完成接口板與路由器主機間的數據交換；主機CPU通過PCI總線到Local Bus的轉換，用Local Bus總線訪問接口板上CPLD和PEB2256，進行芯片初始化和控制，并讀取相關寄存器內信息。

（3） HDLC控制器模塊

HDLC控制器模塊由ASIC芯片SD701來實現。SD701包含PCI接口部分、局部總線接口部分、16路串行物理端口。在4T1單板中，使用其中的4個物理端口。SD701的內部包括PCI接口、DMA模塊、FIFO模塊、PPU模塊、LayerOne接口以及Local Bus組成。

物理端口的工作流程如下：在發送時，產生DMA請求信號請求PCI總線的使用，把指定的主存中的數據傳送到SD701的發送FIFO中，完成數據的串行化后通過串行物理接口傳送到與之連接的Framer模塊；在接收時，把從Framer模塊接收到的數據進行整理，完成數據的串并轉換，并存儲到SD701內部的接收FIFO中，當接收的數據量溢出預先設置的標志后，產生DMA請求信號申請PCI總線的使用，把接收FIFO中的數據傳送到指定的主存中。

（4） CPLD

CPLD模塊是接口板邏輯控制核心，主要作用包括生成片選信號送給PEB2256芯片用于尋址；LED指示燈控制；時鐘、中斷、復位信號的接收、分配；接口板、PCB板、CPLD邏輯版本的接收上報。

邏輯中設16個8位寄存器。本接口板的ID在CPLD中預置。邏輯中，版本寄存器為只讀模式。PCB版本直接由PCB板提供，通過特定管腳的拉高或拉低來實現。PCB版本標識是4位比特表示，第一板為“0001”。

為了使得4T1、2T1、1T1共用一個邏輯代碼，邏輯中接口板版本寄存器分成兩部分，其中，高6位為類號，表示為上述的T1接口板，低2位為區分號，具體表示為一塊板，這低2位直接由PCB板提供，通過清單來控制特定管腳的拉高或拉低來實現。

（5） 用戶接口模塊

主要包括PEB2256（含LIU和FRAMER單元）、變壓器、防護和匹配電路，用于防雷以及在T1線路上的碼流收發精變壓器隔離輸入、輸出B8ZS/AMI碼。

PEB2256可以獨立設置接收碼型和發送碼型，通過設置寄存器實現。

靈活性設計之2T1描述：

2T1接口板有兩路T1接口，共用4T1單板的PCB，端口0對應4T1單板的通道0，端口1對應4T1單板的通道1。原理同4T1單板，與4T1單板有區別的僅僅是清單。

注意，其中CPLD代碼與4T1一樣，但是碼中與通道2、3有關的均不能使用，并注意維持寄存器中這兩個通道控制和通信位為復位狀態。

靈活性設計之1T1模塊詳細描述：

1T1接口板有一路T1接口，共用4T1單板的PCB，端口對應4T1單板的通道0。原理同4T1單板，與4T1單板有區別的僅僅是清單。

注意，其中CPLD代碼與4T1一樣，但是碼中與通道3、2、1有關的均不能使用，并注意意維持寄存器中這3個通道控制和通信位為復位狀態。

（6） 總線設計

主板與接口板的連接是通過PCI總線，并通過PCI總線訪問SD701內部寄存器；主板對接口板上其它器件寄存器的讀寫是采用Local Bus進行的。

（7） 時鐘分配

T1接口板上有一個2.048MHz晶，給PEB2256提供工作時鐘。本晶振的2.048M時鐘通過

PEB2256鎖相環變為1.544MHz，同時也為兼容E1創造條件。

3.總結

本接口板通過合理的關鍵器件選型，以及相關的兼容設計，實現了一次設計三種接口電路板的目的，以很低的PCB印刷成本的增加，避免了重復設計并降低了物料管控成本，同時兼容E1的設計也使本電路板的設計實用性得到了很大的增強。

參考文獻

[1]《高速電路設計實踐》，王劍宇，電子工業出版社

[2]《高速電路信號完整性分析與設計》，陳偉、周鵬，電子工業出版社

[3]《信號完整性分析》，伯格丁，電子工業出版社

[4]《基于FPGA的數字信號處理》，高亞軍，電子工業出版社

[5]《PCI局部總線開發者指南》，李貴山、戚德虎，西安電子科技大學出版社

[6]《PCB Design for Real-World EMI Control》，Bruce Archambeault，JamesDrewniak，Kluwer AcademicPublishers