超高速瞬態(tài)測試系統(tǒng)軟硬件構(gòu)架設(shè)計研究

張榮，陳穎，黃海瑩，王松

（中國工程物理研究院 總體工程研究所，四川綿陽 621900）

超高速瞬態(tài)測試系統(tǒng)軟硬件構(gòu)架設(shè)計研究

張榮，陳穎，黃海瑩，王松

（中國工程物理研究院 總體工程研究所，四川綿陽 621900）

目的研究采樣頻率為2～10 MHz的64通道超高速同步瞬態(tài)測試系統(tǒng)的設(shè)計技術(shù)，實現(xiàn)兩類典型超高速瞬態(tài)測試系統(tǒng)的硬件架構(gòu)設(shè)計與軟件架構(gòu)設(shè)計。方法一類采用PXI-Express高帶寬總線和高速RAID磁盤陣列架構(gòu)構(gòu)建持續(xù)流盤存儲的連續(xù)高速測試系統(tǒng)，另一類是采用大容量板載數(shù)據(jù)緩存和PXI總線事后下載傳輸數(shù)據(jù)的架構(gòu)構(gòu)造高速測試系統(tǒng)。在高性能測試軟件設(shè)計方面，主要應(yīng)用生產(chǎn)者/消費(fèi)者結(jié)構(gòu)與有限狀態(tài)機(jī)相結(jié)合的軟件架構(gòu)進(jìn)行高性能測試系統(tǒng)軟件設(shè)計。結(jié)果目前64通道下基于持續(xù)流盤架構(gòu)的測試系統(tǒng)受數(shù)據(jù)記錄的速度限制系統(tǒng)最高采樣頻率僅達(dá)2.5 MHz，而基于板載緩存數(shù)據(jù)與PXI總線事后下載數(shù)據(jù)架構(gòu)的測試系統(tǒng)最高采樣頻率可達(dá)10 MHz，測試時長可達(dá)5 s。結(jié)論當(dāng)前兩類架構(gòu)的測試系統(tǒng)均可滿足超高速瞬態(tài)測試需求，設(shè)計時需根據(jù)需求的最高采樣頻率決定使用的架構(gòu)形式。

超高速瞬態(tài)測試系統(tǒng)；PXI Express總線；RAID陣列流盤；狀態(tài)機(jī)

瞬態(tài)測試系統(tǒng)是采集短時和超短時動態(tài)信號的儀器。采樣頻率是瞬態(tài)測試系統(tǒng)的主要技術(shù)指標(biāo)，其中超高速瞬態(tài)測試系統(tǒng)是指采樣頻率為2～10 MHz內(nèi)的并行同步采集系統(tǒng)。超高速瞬態(tài)測試系統(tǒng)主要應(yīng)用在爆炸沖擊波超壓測試、子彈超高速穿靶碰撞等超短時瞬態(tài)測試中，其測試信號的時間分辨率為微秒級。根據(jù)采樣定理[1]，為準(zhǔn)確獲取信號的峰值，采樣率通常應(yīng)設(shè)為2～10 MHz，甚至更高。

超高速瞬態(tài)測試系統(tǒng)功能需求：

1）通道數(shù)多達(dá)64個以上；

2）多通道并行同步采樣，A/D分辨率≥14位；

3）提供數(shù)字觸發(fā)、模擬信號觸發(fā)、帶預(yù)采集存儲的參考觸發(fā)等多種觸發(fā)模式；

4）為避免系統(tǒng)誤觸發(fā)引起的測試風(fēng)險，系統(tǒng)還應(yīng)具備秒級甚至分鐘級的連續(xù)長時間數(shù)據(jù)采集能力；

5）配置功能完善、性能可靠的應(yīng)用軟件系統(tǒng)，提供各類信號處理與分析模塊等。

超高速瞬態(tài)測試系統(tǒng)設(shè)計關(guān)鍵問題：

1）因通道數(shù)多，采樣頻率高，測試將產(chǎn)生海量數(shù)據(jù)，如64通道同步采集，采樣頻率為2 MHz，A/D分辨率為16位，則測試數(shù)據(jù)流速達(dá)256 MB/s。為避免誤觸發(fā)采集風(fēng)險，采樣時間設(shè)置為數(shù)秒，則單次采集產(chǎn)生的數(shù)據(jù)將達(dá)到GByte甚至更高，測試數(shù)據(jù)的傳輸、高速存儲和回調(diào)分析是必須解決的關(guān)鍵問題。

2）軟件架構(gòu)設(shè)計問題，合理的軟件架構(gòu)設(shè)計可顯著提高系統(tǒng)性能并增加系統(tǒng)可靠性。

3）多通道信號的同步顯示和有效測試信號快速定位問題。

針對GByte海量數(shù)據(jù)的傳輸和存儲問題，介紹一種基于 PXIE[2—6]總線與 RAID[7—9]磁盤陣列流盤的實時數(shù)據(jù)傳輸與存儲硬件方案，以及一種基于大容量板載緩存和總線事后下載的非實時數(shù)據(jù)傳輸硬件方案。針對提高系統(tǒng)運(yùn)行性能和可靠性問題，介紹生產(chǎn)者/消費(fèi)者結(jié)構(gòu)和有限狀態(tài)機(jī)的軟件架構(gòu)[10—13]，并給出多通道波形的一種電影放映播放顯示方案。對于海量數(shù)據(jù)的信號快速分析與有效測試信號的快速提取，是種有效的方法。

1 系統(tǒng)硬件架構(gòu)設(shè)計

超高速瞬態(tài)測試系統(tǒng)設(shè)計的技術(shù)“瓶頸”是總線數(shù)據(jù)的傳輸速率以及數(shù)據(jù)的高速存儲。對于64通道2 MHz以上的同步采集系統(tǒng)，數(shù)據(jù)速率達(dá)256 MB/s。考慮實時傳輸，傳統(tǒng)的儀器用并行數(shù)據(jù)總線如PCI/PXI總線理論傳輸速度為133 MB/s，不滿足要求，更高的數(shù)據(jù)傳輸速率應(yīng)采用串行總線。PCIExpress[14]總線采用串行點(diǎn)對點(diǎn)通信方式，每個設(shè)備具有專用帶寬，使用獨(dú)立傳輸鏈路。其含×1，×2，×4，…，×32等多種鏈路，×1鏈路單向傳輸率可達(dá)250 MB/s，×4鏈路傳輸率為1 GB/s，在PCIExpress總線上擴(kuò)展系統(tǒng)時鐘與同步觸發(fā)總線后構(gòu)建PXIExpress儀用總線，解決超高速數(shù)據(jù)傳輸問題。對于非實時傳輸，采用傳統(tǒng)總線傳輸數(shù)據(jù)即可。

1.1 基于PXI-E總線傳輸與RAID陣列流盤架構(gòu)

PXI-E總線的數(shù)據(jù)傳輸速率根據(jù)鏈路數(shù)不同可達(dá)到250 MB/s～6 GB/s，滿足超高速數(shù)據(jù)采集與實時傳輸要求，但高速數(shù)據(jù)的實時存儲對存儲介質(zhì)的讀寫速度要求更高。IDE接口硬盤采用Ultra DMA模式，最高讀寫速率為100 MB/s[15]，SATA2.0接口硬盤以連續(xù)串行方式存儲數(shù)據(jù)，最高讀寫速率為300 MB/s，F(xiàn)LASH固態(tài)硬盤的寫盤速率55 MB/s，而RAID磁盤陣列系統(tǒng)采用多磁盤同時讀寫速度可達(dá)300～600 MB/s以上。在超高速實時采集時選用RAID磁盤陣列進(jìn)行持續(xù)數(shù)據(jù)流盤比較合適。

RAID磁盤陣列采用多個冗余磁盤同步讀寫的方式進(jìn)行操作，有RAID0—RAID7及其組合形成等多種工作方式，在超高速數(shù)據(jù)持續(xù)流盤中，主要應(yīng)用RAID0模式。RAID0對陣列內(nèi)的各磁盤沒有奇偶數(shù)目要求，采集的數(shù)據(jù)被平均分配到各個磁盤上，持續(xù)流盤的速度是磁盤數(shù)量與單個磁盤讀寫速度的乘積。這種模式速度最快，但當(dāng)其中一塊磁盤損壞時，整個磁盤陣列就會被損壞，數(shù)據(jù)無法修復(fù)。

基于PXI-E總線傳輸與RAID磁盤陣列流盤的超高速瞬態(tài)測試系統(tǒng)硬件架構(gòu)如圖1所示。

圖1 基于PXI-E總線和高速磁盤陣列的數(shù)據(jù)實時流盤測試硬件架構(gòu)Fig.1 System architerure based on PXI-E bus and real-time high speed raid stream disk

在圖1所示架構(gòu)中，將PXIE零槽控制器、PXIE高速數(shù)采卡以及PXIE磁盤陣列控制器掛在PXIE機(jī)箱背板PCIExpress總線上。PXIE高速數(shù)采卡與PXIE磁盤陣列控制器具備鏈路為×n（n=1，2，4，8…）的點(diǎn)對點(diǎn)串行傳輸接口，由PXIE零槽控制器控制PXIE高速數(shù)采卡連續(xù)高速采集數(shù)據(jù)并向RAID磁盤陣列流盤。RAID磁盤陣列由具備SATA2.0接口的多塊磁盤組成，如12個250 GB硬盤可構(gòu)成3 TB的容量。為實現(xiàn)各卡的同步觸發(fā)采集，PXIE定時控制器除提供PXI系統(tǒng)固有的星形觸發(fā)總線、PXI公共觸發(fā)總線外，還增加100 MHz的高速差分時鐘以及差分星形觸發(fā)總線，利用這些同步觸發(fā)總線可實現(xiàn)各數(shù)采卡的采樣時鐘同步與觸發(fā)信號同步。

1.2 基于板載大容量緩存和總線下載傳輸架構(gòu)

基于板載大容量緩存和總線事后下載傳輸?shù)臏y試系統(tǒng)硬件架構(gòu)如圖2所示。系統(tǒng)由PXI零槽控制器、多塊PXI高速數(shù)采卡組成。

圖2中，在高速數(shù)采卡上設(shè)計大容量存儲器，高速數(shù)采卡的各通道共享大容量存儲器，每通道的數(shù)據(jù)存儲量相同。先將測試數(shù)據(jù)保存在板載大容量存儲器中，板載大容量存儲器的大小決定了單次測試的最長時間，測試完成后利用PXI總線逐卡下載板載緩存數(shù)據(jù)到內(nèi)存做后續(xù)處理。基于PXIE總線高速流盤的數(shù)采卡的板載緩存通常設(shè)計為kB級，而該硬件架構(gòu)下板載緩存要求較大，常設(shè)計為16～512 MB等。各高速數(shù)采卡通過PCI橋接芯片與PXI背板總線相連，實現(xiàn)板卡數(shù)據(jù)總線、地址總線以及控制總線與PXI背板總線的信號交互，各卡共享PXI總線帶寬，因此采集通道數(shù)越多，總線下載數(shù)據(jù)的時間越長。多通道數(shù)據(jù)采集同步觸發(fā)由PXI總線的星形觸發(fā)總線、PXI公共觸發(fā)總線完成，各觸發(fā)總線可通過路由傳輸采樣時鐘與外部同步觸發(fā)信號到各采集卡上。在2.5～10 MHz采樣率和短時采集時建議采用此架構(gòu)設(shè)計測試系統(tǒng)。

圖2 基于大容量板載緩存和PXI總線事后下載的多通道測試系統(tǒng)硬件架構(gòu)Fig.2 System architerure based on on-board large capacity cache and pxi bus downloading date after data sampling

2 系統(tǒng)軟件架構(gòu)設(shè)計

在超高速瞬態(tài)測試系統(tǒng)軟件設(shè)計中，采用生產(chǎn)者/消費(fèi)者結(jié)構(gòu)和有限狀態(tài)機(jī)在Labivew下高效完成數(shù)據(jù)采集、存儲與分析功能設(shè)計。采用生產(chǎn)者/消費(fèi)者程序結(jié)構(gòu)，可實現(xiàn)采集分析任務(wù)的并行操作，比基于鼠標(biāo)點(diǎn)擊事件編程的串性法執(zhí)行采集任務(wù)效率更高。采用有限狀態(tài)機(jī)的模式進(jìn)行編程，通過將應(yīng)用軟件功能模塊調(diào)用以及系統(tǒng)內(nèi)部動作過程進(jìn)行狀態(tài)分類，確保應(yīng)用程序執(zhí)行的可靠性。

2.1 生產(chǎn)者/消費(fèi)者程序結(jié)構(gòu)

生產(chǎn)者/消費(fèi)者程序架構(gòu)采用至少2個while循環(huán)，采用隊列結(jié)構(gòu)在兩個循環(huán)間傳輸數(shù)據(jù)。第一個while循環(huán)屬于生產(chǎn)者，負(fù)責(zé)將軟件前面板各按鈕事件產(chǎn)生的數(shù)據(jù)裝入隊列；第二個循環(huán)屬于數(shù)據(jù)消費(fèi)者，負(fù)責(zé)從隊列中讀出前面板事件產(chǎn)生的數(shù)據(jù)，并根據(jù)前面板的數(shù)據(jù)采用case結(jié)構(gòu)決定執(zhí)行何種操作。兩循環(huán)并行運(yùn)行，互不干涉。生產(chǎn)者/消費(fèi)者程序架構(gòu)如圖3所示。

圖3 生產(chǎn)者/消費(fèi)者程序結(jié)構(gòu)Fig.3 Producer/consumer program architecture graph

圖3中，針對超高速瞬態(tài)測試系統(tǒng)軟件，將軟件前面板的參數(shù)設(shè)置命令、數(shù)據(jù)采集命令、數(shù)據(jù)時域分析各子模塊調(diào)用命令、數(shù)據(jù)頻域分析各子模塊調(diào)用命令等利用鼠標(biāo)事件產(chǎn)生命令碼。利用Producer Cycle循環(huán)維持鼠標(biāo)事件的持續(xù)執(zhí)行，將命令碼裝入隊列Queue中。在Consumer Cycle循環(huán)中，逐次讀出Queue中的命令碼，利用case結(jié)構(gòu)解析命令碼，執(zhí)行前面板具體操作命令。

2.2 功能有限狀態(tài)機(jī)設(shè)計

超高速瞬態(tài)測試系統(tǒng)要求運(yùn)行穩(wěn)定可靠，多個功能模塊在執(zhí)行時具有先后順序要求，如數(shù)據(jù)采集命令執(zhí)行前必須先配置采集參數(shù)，采集完成后才能分析數(shù)據(jù)等。傳統(tǒng)的生產(chǎn)者/消費(fèi)者結(jié)構(gòu)不具備功能模塊時序控制能力，各功能模塊的執(zhí)行優(yōu)先級相同。采用傳統(tǒng)方式設(shè)計的應(yīng)用程序要求用戶完全了解應(yīng)用程序各功能模塊的執(zhí)行順序，否則可能誤操作產(chǎn)生錯誤。如未配置采集參數(shù)便執(zhí)行數(shù)據(jù)采集，可能會因為采集參數(shù)錯誤造成系統(tǒng)崩潰等，這在軍用試驗測試中是不允許的，軟件的可靠性設(shè)計是重點(diǎn)環(huán)節(jié)。在程序設(shè)計中引入有限狀態(tài)機(jī)FSM可實現(xiàn)軟件各功能模塊的執(zhí)行順序控制。

有限狀態(tài)機(jī)由狀態(tài)（State）、事件（Event）、動作（Action）等3部分組成。包含1個while循環(huán)、1個移位寄存器和1個case結(jié)構(gòu)。其中，while循環(huán)驅(qū)動狀態(tài)機(jī)持續(xù)運(yùn)行；移位寄存器用于當(dāng)前狀態(tài)到下級狀態(tài)的跳轉(zhuǎn)傳遞；case分支結(jié)構(gòu)對應(yīng)系統(tǒng)定義的全部狀態(tài)常量，狀態(tài)跳轉(zhuǎn)的激勵源Event作為case結(jié)構(gòu)的判斷條件決定當(dāng)前運(yùn)行狀態(tài)currState及執(zhí)行currState的具體任務(wù)，并在currState任務(wù)中決定下個循環(huán)跳轉(zhuǎn)到的狀態(tài)nextState。

將有限狀態(tài)機(jī)與生產(chǎn)者/消費(fèi)者程序結(jié)構(gòu)相結(jié)合，可實現(xiàn)各軟件功能模塊的順序調(diào)用控制，軟件架構(gòu)如圖4所示。將各軟件功能模塊名作為軟件執(zhí)行的一個狀態(tài)常量，在DAQ Event生產(chǎn)者循環(huán)中產(chǎn)生功能模塊的調(diào)用命令碼。將該命令碼裝入隊列Queue中，作為狀態(tài)機(jī)State Machine的外部Event。在狀態(tài)機(jī)中讀出命令碼，將命令碼與case結(jié)構(gòu)中的狀態(tài)常量相比較，匹配后作為當(dāng)前狀態(tài)Currstate并執(zhí)行對應(yīng)狀態(tài)功能，并在功能碼中利用if結(jié)構(gòu)決定當(dāng)前狀態(tài)跳轉(zhuǎn)的下一狀態(tài)變量。將下一狀態(tài)變量利用移位寄存器裝入隊列，當(dāng)前狀態(tài)執(zhí)行完成，而在下一循環(huán)執(zhí)行下一狀態(tài)。

圖4 生產(chǎn)者/消費(fèi)者與有限狀態(tài)機(jī)的軟件架構(gòu)設(shè)計Fig.4 Producer/consumer combined finite state machine architecture graph

依據(jù)有限狀態(tài)機(jī)原理與超高速瞬態(tài)測試系統(tǒng)的軟件需求，全系統(tǒng)工作主狀態(tài)及執(zhí)行任務(wù)如下。

Idle狀態(tài)：空操作；Init狀態(tài)：界面初始化，系統(tǒng)全局變量初始化；daqconf狀態(tài)：配置數(shù)據(jù)采集相關(guān)參數(shù)；Daq狀態(tài)：數(shù)據(jù)采集；daqStop狀態(tài)：停止數(shù)據(jù)采集；datarecall狀態(tài)：數(shù)據(jù)回調(diào)分析；datasave狀態(tài)：數(shù)據(jù)存儲；datadisplay狀態(tài)：數(shù)據(jù)顯示；dataanalysis狀態(tài)：數(shù)據(jù)分析。

大型測試系統(tǒng)根據(jù)功能復(fù)雜度包含數(shù)十個狀態(tài)，用戶應(yīng)根據(jù)自己的操作時序需求設(shè)計狀態(tài)跳轉(zhuǎn)條件。文中只描述了圖5所示的超高速瞬態(tài)測試系統(tǒng)的主狀態(tài)轉(zhuǎn)移圖。

圖5 超高速瞬態(tài)測試系統(tǒng)測試機(jī)狀態(tài)轉(zhuǎn)移Fig.5 State jumping graph of test FSM for high speed transient test system

3 應(yīng)用案例

3.1 基于PXIE總線與高速流盤的系統(tǒng)設(shè)計案例

在某項目中，基于PXI-E總線與RAID0型磁盤陣列組建了64通道超高速瞬態(tài)測試系統(tǒng)，系統(tǒng)由PXIe-1075機(jī)箱、PXIe-8130控制器、PXIe-6124高速數(shù)采卡、NI-8262磁盤陣列控制器以及NI-8264磁盤陣列等組成。NI-8262含有×4 PCIExpress接口，NI-8264含有12個250 GB磁盤，流盤總?cè)萘繛? TB，軟件采用生產(chǎn)者/消費(fèi)者結(jié)構(gòu)。測試表明，這種模式下的最高流盤速度為256 MB/s，這限制了系統(tǒng)64通道最高采樣頻率為2 MHz。在減少通道數(shù)情況下，可提高采樣速度到4 MHz持續(xù)流盤。

3.2 基于板載大容量緩存的系統(tǒng)設(shè)計案例

在某項目中，基于PXI總線和板載大容量緩存組建了64通道超高速瞬態(tài)測試系統(tǒng)，系統(tǒng)硬件由PXI-1045機(jī)箱、PXI-8119零槽控制器以及PS-3371高速數(shù)采卡等組成。數(shù)據(jù)采樣頻率為10 MHz/ch，A/D分辨率為16位，動態(tài)范圍≥75 dB，板載緩存為512 MB/4ch，64通道10 MHz同步測試時，可最多采集6.4 s數(shù)據(jù)，數(shù)據(jù)采集完成后由PXI總線將板載數(shù)據(jù)傳輸?shù)紽lash電子硬盤中保存，軟件設(shè)計采用生產(chǎn)者/消費(fèi)者和有限狀態(tài)機(jī)架構(gòu)。應(yīng)用表明，30 GB的數(shù)據(jù)可在5 min內(nèi)完成全部數(shù)據(jù)的下載。

4 結(jié)語

介紹了超高速瞬態(tài)測試系統(tǒng)的兩類硬件架構(gòu)和軟件設(shè)計架構(gòu)，工程實踐表明，上述軟硬件解決方案是有效可行的，可為相關(guān)設(shè)計人員提供一定參考。

[1] 陳增祿，容躍堂.基于Shannon采樣定理的插值算法[J].西北紡織工學(xué)院學(xué)報，2000，14（3）：221—225.CHEN Zeng-lu，RONG Yue-tang.An Interpolation Algorithm Based on Shannon Sampling Theorem[J].Journal of Northwest Institute of Textile Science and Technology，2000，14（3）：221—225.

[2] 霍志，刁節(jié)濤，李清江，等.基于PXIE總線的高速CCD數(shù)字圖像采集系統(tǒng)設(shè)計[J].現(xiàn)代電子技術(shù)，2011，34（14）：88—92.HUO Zhi，DIAO Jie-tao，LI Qing-jiang，et al.Design of High-speed CCD Digital Image Collecting System based on PXIE Bus[J].Modern Electronics Technique，2011，34（14）：88—92.

[3] 王洪杰，賀梟林，李德友，等.NI PXIe嵌入式電液伺服同步系統(tǒng)設(shè)計[J].排灌機(jī)械工程學(xué)報，2014，32（2）：140—145.WANG Hong-jie，HE Xiao-lin，LI De-you，et al.Design of Embedded Electro-hydraulic Servo Synchronous System[J].Journal of Drainage and Irrigation Machinery Engineering，2014，32（2）：140—145.

[4] 夏慧，屠淳.PXIe技術(shù)在多物理量檢測系統(tǒng)中的研制與應(yīng)用[J].儀表技術(shù)，2014（9）：34—35.XIA Hui，TU Chun.Development and Application of PXIe Technology in the Multi-parameters Detecting System[J].Instruments Technology，2014（9）：34—35.

[5] 姚寧，吉愛紅，丁海春，等.基于PXIe和LABVIEW的動物運(yùn)動力學(xué)數(shù)據(jù)采集系統(tǒng)[J].現(xiàn)代電子技術(shù)，2012，35（14）：133—136.YAO Lin，JI Ai-hong，DING Hai-chun，et al.PXIe and LabVIEW-based Data Acquisition System of Animal Motive Mechanics[J].Modern Electronics Technique，2012，35（14）：133—136.

[6] 阮一高，肖凱，陳俊峰.基于PXIe的磁懸浮飛輪數(shù)字控制平臺設(shè)計[J].工業(yè)控制計算機(jī)，2010，23（10）：15—19.RUAN Yi-gao，XIAO Kai，CHEN Jun-feng.PXIe-based Digital Control Platform for Magnetic Suspension Flywheel[J].Industry Control Computer，2010，23（10）：15—19.

[7] 董昶.論RAID磁盤陣列技術(shù)[J].煤炭技術(shù)，2012，31（5）：192—193.DONG Chang.On RAID Disk Storage Technology[J].Coal Technology，2012，31（5）：192—193.

[8] 劉志強(qiáng)，王麗芳，王新民，等.基于存儲處理器的Raid控制器研究[J].西北工業(yè)大學(xué)學(xué)報，2010，28（4）：633—635.LIU Zhi-qiang，WANG Li-fang，WANG Xin-min，et al.A Raid Controller Using Intel IOP81348 Processer[J].Journal of Northwestern Polytechnical University，2010，28（4）：633—635.

[9] 張元凱，蔡惠智，劉垚，王維.基于PCIe和RAID5的高速存儲系統(tǒng)設(shè)計[J].微計算機(jī)信息，2010，26（12）：3—4.ZHANG Yuan-kai，CAI Hui-zhi，LIU Yao，et al.High Speed Storage System Based on PCIe and RAID5[J].Micro Computer Information，2010，26（12）：3—4.

[10]豐平，馬曉川，陳模江.主從并行狀態(tài)機(jī)用于復(fù)雜FPGA控制系統(tǒng)設(shè)計[J].微計算機(jī)應(yīng)用，2009，30（6）：1—4.FENG Ping，MA Xiao-chuan，CHEN Mo-jiang.Complex FPGA Control System Design Based on Master/Slave Parallel State Machines[J].Micro Computer Applications，2009，30（6）：1—4.

[11]李偉，門佳.一種事件驅(qū)動有限狀態(tài)機(jī)的編程實現(xiàn)框架[J].計算機(jī)與現(xiàn)代化，2014（6）：116—119.LI Wei，MEN Jia.A Programming Framework of Event-driven Finite State Machine[J].Computer and Modernization，2014（6）：116—119.

[12]李小勇，馬勝前，張亞輝.應(yīng)用事件驅(qū)動和有限狀態(tài)機(jī)實現(xiàn)多路數(shù)據(jù)采集[J].計算機(jī)與數(shù)字工程，2012，40（11）：151—154.LI Xiao-yong，MA Sheng-qian，ZHANG Ya-hui.Application Event Drive and Finite State Machine in Multichannel Data Acqusition[J].Computer&Digital Engineering.2012，40（11）：151—154.

[13]楊曉光，劉大鵬.基于有限狀態(tài)機(jī)的實驗數(shù)據(jù)回放系統(tǒng)設(shè)計[J].微計算機(jī)應(yīng)用，2009，30（8）：65—68.YANG Xiao-guang，LIU Da-peng.Experiment Data Playback System Base on FSM[J].Micro Computer Applications，2009，30（8）：65—68.

[14]劉波，庫錫樹，孫兆林.基于PCIE總線協(xié)議的數(shù)據(jù)采集設(shè)備驅(qū)動程序?qū)崿F(xiàn)[J].工業(yè)控制計算機(jī)，2007，20（7）：28—29.LIU Bo，KU Xi-shu，SUN Zhao-lin.Driver Develop of Data Gathering Device Based on PCIE[J].Industry Control Computer，2007，20（7）：28—29.

[15]宋曉偉，陳伯孝.基于FPGA控制的IDE磁盤陣列設(shè)計[J].電子技術(shù)應(yīng)用，2008（4）：31—33.SONG Xiao-wei，CHEN Bo-xiao.Realization of Protocol of IDE by FPGA[J].Embedded Technology，2008（4）：31—33.

Research on the Software and Hardware Architecture Design Technique for Ultrahigh-speed Transient Testing System

ZHANG Rong，CHEN Ying，HUANG Hai-ying，WANG Song
（Institute of Systems Engineering,CAEP，Mianyang 621900，China）

ObjectiveThe design technique for 64 channels ultrahigh-speed synchronous transient testing system with data sampling frequency of 2 MHz-10 MHz was researched,in order to realize the design of hardware architecture and software architecture for two kinds of typical ultrahigh-speed transient testing systems.MethodsFor hardware architecture,the continuous high-speed test system with continuous flow disk storage constructed based on PXI-Express bus data transmission and RAID array stream disk data saving and the high-speed test system constructed based on large capacity on-board cache data saving and bus downloading transmission were applied in detail.For high-performance system software design,the design technique with application of producer/consumer architecture andfinite state machine was applied.ResultsCurrently,for system with 64 channels,the data sampling frequency could only reach 2.5 MHz with the limitation of file writing speed based on PXI Express bus and raid array stream disk data saving architecture,while the data sampling frequency could reach 10 MHz based on architecture with on-board cache data and PXI bus downloading data,in this condition,the test time of the system could reach 5 s.ConclusionThese two kinds of test systems could both meet the requirements of ultrahigh-speed transient test,and the system architecture could be decided by the maximum sampling frequency required.

2014-12-30；

2015-03-10

ultrahigh-speed transient testing system；PXI Express bus；RAID array stream disk；finite state machine

10.7643/issn.1672-9242.2015.02.017

TJ02；TP751

A

1672－9242（2015）02－0081-06

2014-12-30；

2015-03-10

中物院總體所專項基金（PXI-64）

Fund：Supported by Special Fund Project"PXI-64"of Institute of Systems Engineering,CAEP.

張榮（1979—），男，四川資陽人，碩士，高級工程師，主要研究方向為環(huán)境試驗技術(shù)、動態(tài)測試技術(shù)以及計算機(jī)軟硬件開發(fā)技術(shù)。

Biography：ZHANG Rong（1979—），Male，from Ziyang，Sichuan，Master，Senior engineer，Research focus：environmental testing technology,dynamic testing technology and computer hardware and software development technology.