一種多系統兼容衛星導航抗窄帶干擾專用芯片設計

張 帆，張 琦，胡 霄，操煒鼎，舒 鈺

(中國電子科技集團第二十研究所 導航事業部，西安710068)

?

一種多系統兼容衛星導航抗窄帶干擾專用芯片設計

張 帆，張 琦，胡 霄，操煒鼎，舒 鈺

(中國電子科技集團第二十研究所 導航事業部，西安710068)

衛星導航信號由于其自身特點，經過長距離傳輸到達地面信號功率十分微弱，所以很容易受到外來同頻窄帶信號干擾。主要介紹了一種滿足北斗、GPS多系統兼容的衛星導航抗窄帶專用芯片的設計方案。其采用模數轉換、抗干擾處理集成單顆芯片設計架構，可直接替換原有衛星導航終端的A/D芯片，實現抗窄帶干擾功能；并著重對抗干擾算法的多系統兼容設計、低功耗干擾檢測技術進行了介紹；經流片測試，該芯片抗北斗B1、B3頻點和GPS L1頻點窄帶干擾干信比大于60dB，北斗S頻點抗窄帶干擾干信比大于55dB，雙路同時工作最大功耗小于260mW，可有效滿足手持、車載、彈載等小型低功耗衛星導航終端的應用需求。

抗窄帶干擾；芯片；多系統

0 引言

導航衛星系統的衛星距地面接收機的距離達2萬km以上(GEO衛星在3萬km以上)，同時衛星發射功率只有幾十瓦，所以衛星導航信號到達地

面時非常微弱，以我國北斗二衛星導航系統信號為例，1268.52MHz的B3頻點信號到達地球表面時，其最小信號電平約為-130dBm(比接收機熱噪聲電平還要低30dB左右)。該信號功率相當于10萬km處30W的燈泡發出的光的大小[1]。所以衛星導航接收機極易受低功率同頻射頻干擾的影響，因此必須具備一定的抗干擾能力。

圖1 衛星導航抗干擾專用芯片結構功能框圖Fig.1 Satellite navigation anti-jamming ASIC structure

阻塞式干擾是最為常見的一種干擾。它有多種干擾體制，常見的干擾包括單頻(或窄帶)連續波干擾和各種類型的寬帶干擾等。其中窄帶干擾廣泛存在于日常生活中，如調幅電臺發射機的諧波或商業廣播發射機的諧波、故意的連續波干擾機或調頻電臺發射機的諧波、故意的連續波干擾機或頻段附近的非調制發射機的載波[2]。現有抗干擾主要采用A/D+FPGA實現，其實現功耗比較大，同時布線面積大，成本高，不利于進行大規模應用。本文詳細闡述了一款衛星導航抗干擾專用芯片的設計方案，可有效解決小型衛星導航終端抗窄帶干擾問題。

1 芯片功能

1.1 架構設計

衛星導航抗干擾專用芯片采用“A/D+抗干擾”的架構，圖1為芯片結構功能框圖，主要包括雙路模數轉換、自適應抗干擾處理、干擾檢測和輸出濾波等功能模塊，其中模數轉換模塊將衛星導航系統中的模擬中頻信號量化為數字中頻信號，若此處的數字中頻信號包含干擾信息，經自適應抗干擾處理后，可在數字域濾除干擾，最終經輸出濾波器實現數字中頻信號輸出。芯片內部同時集成了干擾檢測模塊，可有效識別信號中是否存在干擾信息，在不存在干擾的情況下，通過控制關閉芯片的抗干擾處理，有效降低芯片的工作功耗。本芯片可替換原有衛星導航終端中的模數轉換模塊，使其具備抗窄帶干擾能力，如圖2所示。

圖2 芯片應用方式Fig.2 Chip application mode

1.2 多系統兼容抗干擾處理設計

為使衛星導航抗干擾專用芯片適用于多種衛星導航系統，必須選擇對衛星導航信號形式不敏感的抗干擾處理方式，本文采用自適應濾波技術應用于抗干擾芯片設計，它是一種中頻域的處理方法，對小信號包絡變化、輸入速率不敏感，處理速率對各個衛星系統中頻的最大頻率分量滿足奈奎斯特采樣定律，能確保信號完整不失真的采樣處理，對不同的衛星系統有良好的適應性。由于不同的導航系統其工作帶寬不同，為補償中頻數字處理帶來的噪底損失，本芯片設計時針對不同的系統帶寬添加可配置帶通濾波器，濾除更多帶外噪聲，從而達到多系統兼容的目的。

自適應濾波算法的基本思想是根據干擾信號的變化，調整系統的沖激響應以達到均方差最小的準則，它的特點在于不需要預知干擾和噪聲的統計特性，即使噪聲的統計特性是非先驗甚至時變的，也能自動調節迭代滿足最佳濾波的要求，具有自我“調節”和“跟蹤”能力，更符合實際應用的特性。

圖3 自適應抗干擾原理圖Fig.3 Schematic of adaptive anti-interference

最小均方誤差(LMS)為一種較好的兼顧速度和精度的自適應算法得到廣泛采用，其基本運算過程為[3]：

Wk+1=Wk-μkξ

(1)

(2)

則由式(1)、式(2)得到

E[Wk+1]=(I-2μR)E[Wk]+2μP

(3)

圖4 抗干擾處理頻域響應Fig.4 Anti-jamming frequency response

本文采用的LMS算法具有理想的陷波特性，如圖4所示，它在輸入信號頻帶內只在大信號頻率大信號處形成陷波，在離開大信號的區域會很快進入平坦，這種特性對頻帶造成的損傷較小，保證抗干擾處理后接收機仍能正確地解算出衛星導航信息。

1.3 多系統兼容抗干擾處理設計

衛星導航系統的干擾檢測算法非常多，根據信號處理域的不同，分為基于時域的干擾檢測算法和基于頻域的干擾檢測算法。基于時域的干擾檢測性能的好壞直接受到設定的門限值影響，而且對外界未知的干擾和噪聲非常敏感，使時域干擾檢測方法的準確度大大降低。本文采用基于FFT的頻域干擾檢測技術，對接收到的中頻數字信號進行FFT變換，轉換為頻域信號，在頻域計算檢測統計量，并設定干擾門限值為θ*a，由判決器對檢測統計量和干擾門限值進行比較，輸出干擾存在性信息。該算法大大降低了算法實現功耗和復雜度，提高了干擾檢測的準確度[4]。其架構如圖5所示。

圖5 干擾檢測算法電路架構圖Fig.5 Interference detection and FFT structure

由圖5(a)可知，干擾檢測電路架構由FFT和干擾檢測兩部分構成，FFT的性能對干擾檢測結果有重要影響。本設計所采用的FFT結構為基2的順序處理結構，順序處理結構只使用一個FFT蝶形運算單元，分時段進行干擾檢測，有效地降低了運算功耗，其電路結構如圖5(b)所示。

檢測結果如圖6所示，虛線表示干擾門限，實線表示經FFT變換后的信號最大值，在60dB干擾時，實線線條高于虛線線條，表示檢測到有干擾。

圖6 干擾為60dB時干擾檢測結果Fig.6 When interference is 60 dB，the result of interference detection

圖7 芯片設計版圖Fig.7 Chip design layout

2 芯片版圖與實物

芯片采用0.13μm的CMOS工藝實現；I/O電壓為3.3V，核心電壓為1.2V，裸片面積為3.5mm×3.5mm，芯片最終版圖如圖7所示，設計最高工作頻率為70MHz。采用LQFP48封裝，與AD9288封裝相同，芯片面積為7mm×7mm。抗干擾專用芯片與AD9288對比如圖8所示，二者的結構尺寸和封裝形式均相同，可替換衛星導航終端中的AD9288芯片，完成模數轉換和抗干擾處理功能。

圖8 抗干擾專用芯片與AD9288Fig.8 Anti-interference ASIC and AD9288

3 測試結果

抗干擾專用芯片測試環境如圖9所示。主要包括信號源、干擾源、合路器、射頻通道、抗干擾專用芯片、數字基帶。通過合路器將衛星導航信號源和干擾合路輸出來模擬實際天線在干擾環境中接收到的衛星信號，經射頻通道下變頻后，由抗干擾專用芯片進行模數轉換和抗干擾處理，輸出數字中頻信號進行基帶解算。經測試，本芯片在北斗系統B3、B1、S頻點、GPS系統下均能對干擾信號進行處理，有效實現多系統兼容的抗干擾功能，抗干擾能力如表1所示。該測試指標是在保證定位精度的情況下測得。

工作系統抗窄帶干擾能力(干信比)/dB北斗B3頻點65北斗B1頻點61北斗S頻點56GPS61

4 結束語

本文給出了一款多系統兼容衛星導航抗窄帶干擾專用芯片的設計，針對其處理架構、多系統兼容抗干擾處理、低功耗干擾檢測等技術要點進行了詳細介紹，在0.13μm CMOS工藝下完成芯片的設計并實現流片，經測試，該芯片可實現多系統兼容的抗干擾功能，有效解決小型衛星導航終端抗窄帶干擾的問題，并具備低功耗、體積小的特點。本文所實現芯片具有完全自主的知識產權，已在一些衛星導航終端產品上得到了實際的工程應用，獲得了客戶的認可，在衛星導航系統中替代了原有進口產品。

[1] 王李軍.GPS接收機抗干擾若干關鍵技術研究[D].南京理工大學，2006.

[2] E D Kaplan，C J Hegarty.GPS原理與應用(第二版)[M].寇艷江，譯.北京：電子工業出版社，2008：181-183.

[3] Shang Yong，Wu Shunjun，Xiang Haige.Anti-interference LMS algorithm[J].China Science，2002，32(4)：523-529.

[4] V I Kostylev.Energy detection of a signal with random amplitude[J].Proc.IEEE ICC，Jun.2002，1606-1610.

A Multi-constellations Compatibly Anti-narrowband-jamming ASIC Design on Satellite Navigation

ZHANG Fan，ZHANG Qi，HU Xiao，CAO Wei-ding，SHU Yu

(Xi′an Navigation Technology Research Institute，Xi′an 710068，China)

In view of the characteristics of its own，the power of satellite navigation signal is very weak when it reaches the ground after long distance travel.It is vulnerable to be interfered by the same-frequency narrowband signal.The paper shows a design scheme which can satisfy a kind of multi-constellations such as Beidou，GPS，compatibly anti-narrowband-jamming ASIC.It also shows a scheme which integrates A/D conversion，anti-interference processing into a signal chip.It is feasible to directly replace the original A/D chip of terminals and realize the function of anti-jamming.The paper shows an algorithm that can adapt to the different systems of satellite navigation.At the same time，a kind of accurate，low power jamming detection strategy is put forward.It can start anti-jamming processing in due course and hold the lowest power consumption when the chip is at work.Thus，it can meet the needs of the small，low power consumption satellite terminals such as the handheld devices，on-board equipment and so on.After the test，the chip can realize the anti-jamming，which indicates JSR(jamming to signal ratio)above 60dB，at B1，B3 frequency points of Beidou and L1 frequency point of GPS，and realize anti-narrowband-jamming，which indicates JSR above 55dB，at S frequency point of Beidou.The largest power consumption is less than 260mW，when the chip can make dual work at the same time.

Anti-narrowband jamming；Chip；Multi-constellations

2015 - 04 - 13；

2015 - 07 - 05。

張帆(1985 - )，男，碩士，主要從事集成電路設計方面的研究。

TN91

A

2095-8110(2015)06-0043-05