基于FPGA的小時間尺度仿真系統的靜止同步無功補償仿真研究

穆清，張星，王祥旭，孫倩

(中國電力科學研究院，北京市100192)

0 引言

現代電力系統中，靜止同步無功補償器已經成為重要的柔性交流輸電設備，可以在交流系統故障等擾動情況下提供更理想的電壓支撐。目前，靜止同步無功補償器已替代基于晶閘管設備的無功補償設備，如靜止無功補償器(static var compensator，SVC)等，成為電力系統規劃和設計的首選。

隨著靜止同步無功補償器的發展，其分析和仿真的需求也在增加。靜止同步無功補償器仿真需要采用小步長仿真確保精度;離線仿真工具例如PSCAD/EMTDC，可以使用小時間步長(1～2 μs)。然而，實現更小的時間步長會產生較長的計算時間，成為實時仿真的巨大挑戰［1］。

現階段實時數字仿真系統大都采用并行處理的硬件系統和高速數字處理芯片(digital signal processor，DSP)，利用數學上可分割子系統在各個運算芯片或芯片組間分配計算任務，繼承了數字仿真軟件和模擬仿真器的優點:經濟、快捷、參數調整方便、體積小、建設周期短、功能強大，對于測試的系統可實時閉環運行，這是物理仿真系統所無法比擬的。

然而在電力系統全數字實時仿真系統中，各并行處理器間的通信、數據交換及模型算法等各方面因素限制了仿真規模的提升。目前，RT-LAB在其服務器平臺上只能提供20 Sμs步長的靜止同步無功補償器的仿真。小時間尺度仿真的主要限制在于中央處理器(core processor unit，CPU)和操作系統開銷，這將在每個小時間步長中占很大一部分時間。RTDS可以提供靜止同步無功補償器小時間尺度仿真，但由特殊的硬件電路(DSP)提供支持，規模受到硬件限制［2］。

因此，通用處理器和DSP已經不能滿足小時間尺度的實時仿真需求，針對新型電力電子設備的高速開關特征，基于場效應可編程邏輯陣列(field programmable gate array，FPGA)的實時仿真技術應運而生。

FPGA是由客戶定制設計的可配置集成電路。傳統FPGA容量小，無法承擔仿真計算的復雜邏輯功能。當代FPGA具有大量的邏輯門和內存(randomaccess memory，RAM)塊的資源來實現復雜的數字運算［3-4］。例如，Xilinx的 Virtex-7系列，其提供的資源和性能提升了好幾倍。這個發展促進了FPGA實現更大規模和更高精度的仿真。

現有基于FPGA的仿真器主要應用于硬件測試和系統［5-6］。因為資源的限制，這一代FPGA不能支持雙精度浮點運算，在準確度要求較高的大規模仿真領域受到了限制［7］。

本文探索基于新一代FPGA的靜止同步無功補償器的仿真建模，通過案例分析說明靜止同步無功補償器的故障特性和正確性驗證。

1 適用于實時仿真的靜止同步無功補償模型

靜止同步無功補償器的模型各不相同。基本的數學函數模型應用廣泛，由于其固定的拓撲結構，并不靈活。本文研究基于分立元件的小時間尺度仿真器的仿真建模。

此外，靜止同步無功補償器的實際拓撲結構分為兩電平、三電平和鏈式。本文討論兩電平的模型，其他拓撲結構的建模與兩電平相似。

1.1 電路拓撲

靜止同步無功補償器的模型如圖1所示，靜止同步無功補償器在交流側包括3個組成部分，1個含內阻的交流電壓源、1個變壓器和1個LC諧振濾波器。

兩電平換流器可以簡單的驗證FPGA進行小時間尺度仿真的可行性，因此作為本文研究的重點。換流器通過分立電路進行建模，包括絕緣柵雙極晶體管(insulated-gate bipolar transistor，IGBT)、二極管、緩沖電路(串聯電容器和電阻分支)以及電壓和電流測量。2個大直流電容器接地，平衡兩極的直流電壓。

圖1 靜止同步無功補償器電路結構Fig.1 Circuits Topology of STATCOM

1.2 控制器模型

靜止同步無功補償器的控制器模型如圖2所示，該控制器是典型的雙閉環控制方案。內環包括帶上限和下限有功電流調節和無功電流調節，比例積分(proportion integration，PI)調節器的參數合理整定，以獲得快速響應跟蹤。外環有2個調節器，產生內環無功功率調節器的參考和內環有功功率調節器的參考。這2個調節器可以在不同的模式中選擇不同的控制目標。有功功率調節始終控制電容器C1和C2上的電壓，無功功率調節可以在無功控制和交流電壓控制之間自由和迅速地切換。

圖2 靜止同步無功補償器的控制策略Fig.2 Control strategy of STATCOM

2 小時間尺度實時仿真關鍵算法研究

基于電容電感的等值開關(L/C)技術又名相應離散化電路等值(associated discrete circuit equivalent circuit，ADC)模型。當開關處于導通狀態時，用電感支路L模擬;當開關處于關斷狀態時，用電容和電阻的串聯支路模擬。由于開關投切過程中產生了狀態突變，所以在電容支路中引入電阻元件，提供對電路的阻尼，改善系統的穩定性，其等值電路圖如圖3所示。

圖3 開關小步長仿真模型Fig.3 Small time-step switch model

由圖3可知，ADC開關導通和關斷的等值電阻是1個與電感L，電容C和仿真步長ΔT相關的函數，可以通過設定合理的等效L和C的值使得ADC開關導通和關斷時的等值電阻Z不變，這樣開關所在電網絡的導納矩陣保持不變，在開關動作時刻不需要重新生成網絡矩陣并求解，仿真效率大大提高。此時，開關導通和關斷狀態的不同完全由開關元件的歷史電流源的差別體現。

為了使開關狀態改變時開關的等值支路導納不變，開關導通和關斷狀態的等值電阻必須相等，以隱式積分法為例，遵循式(1):

目前電磁暫態程序廣泛使用的隱式梯形積分法雖然在穩定性和準確性上有一定的優勢，但是處理開關時，無法抑制系統的數值振蕩。后退積分法由于在穩定性上比隱式梯形積分更加出色(常見的后退積分法包括一階的后退歐拉和高階的Gear積分法)，在電路拓撲頻繁變化的場合，推薦使用后退積分法。由于基于ADC開關的小步長仿真模型主要解決大量電力電子器件的剛性電路，不同的離散化方法對仿真結果有很大的影響，需要選擇合適的積分方法。表1說明了在不同數值積分方法下的等值支路導納和等值電流源的具體表達式。其中，Y表示離散元件的等值電抗，un表示元件兩端電壓，in表示流經元件電流。

表1 離散小步長開關模型Table 1 Discrete small time-step switch model

3 實時仿真系統結構設計

基于FPGA的小步長仿真系統采用了雙精度浮點計算，緩解了截斷誤差，對大規模長時間的仿真造成的累計誤差和收斂性都有較大的改善。同時，由于系統采用了與CPU仿真一致的雙精度浮點計算，可以提供與離線仿真完全一致的仿真結果，提高了仿真的正確性。小時間尺度仿真系統的功能如圖4所示。

圖4 小時間尺度仿真系統結構Fig.4 Structure of small time-step simulator

3.1 核心計算模塊

在FPGA上運行的小時間尺度仿真系統是1個小規模的完整的電磁暫態仿真系統，其核心是求解1個線性方程組，并在核心計算模塊中完成。

65

核心計算模塊的基本工作是實時高效的計算矩陣和向量乘積x=GAC－1y，其中GAC－1矩陣于仿真開始的初始化階段就由服務器端計算完成，并寫入FPGA的相關存儲單元中。

此計算的核心是并行實現矩陣(GAC－1)與向量(y)的乘法，本系統采用了乘累加結構，如圖5所示。

乘累加結構是基于底層基本處理單元(processing element，PE)的循環乘累加器結構。其不但有效改善了核心計算模塊整體處理延遲，而且其處理延遲與矩陣維數線性相關的特性，使其對低維數矩陣體現出較短的處理時間，更強的靈活性。

圖5 矩陣乘法計算模塊Fig.5 Matrix multiplication calculation module

3.2 元件區

元件區為仿真程序中的物理元件描述部分，存儲仿真中的元件模型的相關變量和結果，完成一些簡單的元件變量的更新。元件區包括:單相串聯RLC元件(SLA)、三相串聯RLC元件(LA)、單相變壓器元件(STB)、三相變壓器元件(TB)、時控開關(BRK-1)、晶閘管原件(BRK-5)、GTO 原件(BRK-6)、IGBT開關對(BRK-8)、單相可控電壓源(CVS)、單相可控電流源(CIS)、單相普通電壓源(SCV)、單相普通電流源(SCI)、三相普通電壓源(CV)、三相普通電流源(CI)、分布參數網絡解耦元件(LC)。

3.3 大小步長接口模塊

小時間尺度仿真模擬的是電力系統中的一部分含有電力電子設備的網絡模型，由于仿真精度的要求而采用小步長;電力系統中其余電網模型采用大步長(典型為 50 μs)仿真，在現有基于高性能機群的ADPSS仿真系統上進行仿真。

小步長仿真和大步長仿真共同模擬一個完整的電力系統，通過特定的仿真算法進行解耦和并行計算，因此大小步長仿真之間需要數據交換和精確同步。小步長仿真通過接口從大步長仿真獲取需要的信號，并把大步長仿真需要的信號輸出。

為滿足通信速率的要求，小步長仿真系統通過光纖通訊與大步長系統交互數據、與外部實際控制裝置交互信息。

3.4 用戶自定義計算模塊

用戶自定義(user define interface，UD)是一個用戶自定義的模型，包括UD控制模塊和UD計算模塊。由于大小步長接口模型會接收一些從大步長系統傳遞而來的控制信號，這些控制信號必須經過處理以后輸入到UD計算模塊，所以增加1個UD控制模塊作為緩存媒介。UD計算模塊實現用戶自定義的計算，此模塊是獨立于網絡計算模塊之外的，包括了四則運算、邏輯運算等模塊，計算結果傳輸給元件區，改變某些特定元件的響應特性。

UD的輸入信息通道有2個:從大小步長接口模型交互信息的通道;從DI接口輸入的外界控制信息(實際的物理控制設備)的通道。具體來說，UD搭建的模型的參數可能從大步長系統傳遞而來，因此大小步長接口模型應包含UD控制信息。另外，外界控制系統的輸入信號(DI)用來控制部分開關元件。

3.5 AO/DI接口

小時間尺度仿真過程中，可以通過AO/DI接口與外部實際控制裝置構成閉環。AO/DI接口主要負責模擬信號輸出和開關信號輸入，把元件區內的元件狀態通過AO通道輸出，并從外部獲取開關信號以更改元件狀態。

DI輸入接口模塊主要負責外部實際控制裝置開關量的輸入，要求每塊FPGA仿真板卡應具備有36路DI接口，所有通道均采用高速光隔后傳輸給FPGA的I/O端口。

DI信號的高電平為5 V，低電平為0 V，因此需要進行電壓轉換而傳給FPGA。信號輸入通過光電隔離，隔離電壓大于500 V DC，輸入延遲小于10 ns。要求FPGA能捕捉到開關量信號的跳變時刻，并為其打上相對于仿真步長的時標，時標精度應優于10 ns。仿真程序可根據信號跳變時刻來提高仿真精度。

3.6 控制閉環通訊接口

小時間尺度仿真過程中，亦可通過光纖通訊接口與外部實際控制裝置構成閉環，采用通訊方式交互信息。通過設計一種I/O子板來采集外部控制裝置的控制信號，然后通過光纖接口與小時間尺度仿真平臺進行通信，同樣，小時間尺度仿真平臺輸出的控制信號傳遞給I/O子板，I/O子板通過數模轉換控制外部裝置。

4 實時仿真系統試驗研究

本文在FPGA仿真系統上進行靜止同步無功補償器的細致測試。首先，具有的FPGA仿真器和一個可行的電磁仿真工具PSCAD之間的結果比較，這可以驗證FPGA仿真的正確性。然后，本文將利用這個平臺，對靜止同步無功補償器的模型進行各種測試。測試將覆蓋所有的運行條件，包括穩定狀態和擾動。

4.1 靜止同步無功補償器的試驗系統

靜止同步無功補償器的實時仿真試驗采用了圖1的拓撲結構和圖2的控制系統。詳細的電路參數見表2。

表2 小步長子網參數Table 2 Subsystem parameters with small time-step

4.2 穩態精確性仿真驗證

測試過程中不僅通過示波器對電路信號進行采樣，如電壓和電流，而仿真的結果將被存儲在FPGA存儲器上的，可以稍后讀取。示波器上的結果顯示于圖6。

圖6 交流系統的電壓和靜止同步無功補償器的輸出Fig.6 AC voltage and STATCOM output voltage

圖6 代表交流系統輸出電壓和變流器在靜止同步無功補償器的輸出電壓。本文同時提取了換流器出口電壓波形，并與PSCAD比較，見圖7。

(ADPSS)換流器出口A，B，C三相電壓波形比較如圖7所示，淺色線代表了仿真器的輸出，深色線代表了PSCAD的輸出。深色線與淺色線完全重合。這種比較顯示了仿真器輸出的正確性。

4.3 故障中的響應

這部分顯示了靜止同步無功補償器的擾動響應。8 s時刻發生靜止同步無功補償器的出口A相接地故障，并持續0.1 s。如圖8，靜止同步無功補償器的交流系統母線A相電壓輸出大大下降。由于靜止同步無功補償器支撐，出口電壓下降幅度減小。在靜止同步無功補償器的直流側的直流電壓略微上升，當干擾被清除快速返回到正常運行狀態。如圖8，從靜止同步無功補償器產生的注入到交流系統的電流增加。

圖7 PSCAD和FPGA比較Fig.7 Comparison between PSCAD and FPGA

5 結語

本文研究了如何基于FPGA的小時間尺度仿真器在小時間尺度下模擬靜止同步無功補償器，提出了基于分立元件的靜止同步無功補償器的建模，并對主要的拓撲結構進行了討論，按照FPGA的要求仔細對轉換器和其他原件建模。

此外，建立了在基于FPGA的小時間尺度仿真平臺上的控制系統，包括雙回路控制和模式選擇。這種控制方案可以在許多應用中提供快速穩定的控制能力。

這些結果表明，靜止同步無功補償器在小時間尺度仿真器上可以得到各種干擾的合理響應。

本文也闡述了基于FPGA的小時間尺度仿真平臺的結構和基本仿真算法。此外，仿真器可通過FPGA擴展卡增強其仿真能力，表明該FPGA仿真器可滿足各種測試條件和要求。因此，這種建模和仿真可以應用在更多的領域。

圖8 交流擾動的電壓電流Fig.8 Voltage and current during AC disturbance

［1］ Bachir T O，Dufour C，Bélanger J，et al．A fully automated reconfigurable calculation engine dedicated to the real-time simulation of high switching frequency power electronic circuits［J］．Mathematics＆Computers in Simulation，2013，91(3):167-177．

［2］Set R M．RTDS Technologies［M］．Inc Manitoba Canada，REV，2006:2001-2002．

［3］ Meka R，Sloderbeck M，Faruque M O，et al．FPGA model of a high-frequency power electronic converter in an RTDS power system co-simulation［C］ //ElectricShip TechnologiesSymposium(ESTS)，IEEE，2013:71-75．

［4］ Luciía O，Urriza I，Barragán L A，et al．Real-time fpga-based hardware-in-the-loop simulation test bench applied to multiple-output power converters［J］．IEEE Transactions on Industry Applications，2011，47(2):853-860．

［5］Myaing A，Dinavahi V．FPGa-based real-time emulation of power electronic systems with detailed representation of device characteristics［J］． IEEE Transactions on Industrial Electronics，2011，58(1):358-368．

［6］Matar M．An FPGA-based real-time digital simulator for power electronic systems［D］．University of Toronto，2009．

［7］ Zhang X，Gong C．Dual-buck half-bridge voltage balancer［J］．IEEE Transactions onIndustrialElectronics， 2013， 60(8):3157-3164．

［8］Yuan C，Dinavahi V．FPGA-based real-time EMTP［J］．IEEE Transactions on Power Delivery，2009，24(2):892-902．

［9］王成山，丁承第，李鵬，等．基于FPGA的配電網暫態實時仿真研究(一):功能模塊實現［J］．中國電機工程學報，2014，34(1):161-167．Wang Chengshan， DingDicheng， Li Peng， et al． Real-time transient simulation for distribution systems based on FPGA．Part I:Module realization［J］．Proceedings of the CSEE，2014，34(1):161-167．

［10］王成山，丁承第，李鵬，等．基于FPGA的配電網暫態實時仿真研究(二):系統架構與算例驗證［J］．中國電機工程學報，2014，34(4):628-634．Wang Chengshan， Ding Dicheng， Li Peng， et al． Real-time transient simulation for distribution systems based on FPGA．Part II:System architecture and algorithm verification［J］．Proceedings of the CSEE，2014，34(4):628-634

［11］Jiadai L，Dinavahi V．A real-time nonlinear hysteretic power transformer transient model on FPGA［J］．IEEE Transactions on Industrial Electronics，2014，61(7):3587-3597．

［12］ Herrera L，Wang J．FPGA based detailed real-time simulation of power converters and electric machines for EV HIL applications［C］//Energy Conversion Congress and Exposition(ECCE)．IEEE，2013:1759-1764．

［13］Arias-Garcia J，Braga A，Llanos C H，et al．FPGA HIL simulation of a linear system block for strongly coupled system applications［C］// 2013 IEEE International Conference on Industrial Technology(ICIT)，IEEE．2013:1017-1022．

［14］Myaing A，Faruque M O，Dinavahi V，et al．Comparison of insulated gate bipolar transistor models for FPGA-based realtimesimulation of electric drives and application guideline［J］．Iet Power Electronics，2012，5(3):293-303．

［15］Blanchette H F， Ould-BachirT， David JP． A State-space modeling approach for the FPGA-based real-time simulation of high switching frequency power converters［J］．IEEE Transactions on Industrial Electronics，2012，59(12):4555-4567．