LVDS技術(shù)及其在多信道高速數(shù)據(jù)傳輸中的應(yīng)用分析

周 芳

（遼寧師范大學(xué)海華學(xué)院，遼寧 沈陽(yáng)110000）

隨著信息技術(shù)的發(fā)展，對(duì)信號(hào)帶寬提出更高的要求，并且促進(jìn)多信道應(yīng)用的推廣，總之?dāng)?shù)據(jù)量越來(lái)越大，傳輸速率越來(lái)越快。傳統(tǒng)的點(diǎn)對(duì)點(diǎn)式的物理層接口已經(jīng)明顯無(wú)法勝任如今的數(shù)據(jù)要求，不僅速度跟不上節(jié)奏，而且功耗、噪聲等性能表現(xiàn)不佳。隨著LVDS技術(shù)的普及，上述問(wèn)題得到一定程度的緩解，并且在雷達(dá)中展現(xiàn)出廣闊的應(yīng)用前景。

1 LVDS技術(shù)原理及設(shè)計(jì)

LVDS（Low Voltage Differential Signaling）是以低擺幅為主要特征的差分信號(hào)技術(shù)，能夠以數(shù)百M(fèi)bps的傳輸速率穩(wěn)定工作在 平衡電纜上，并且可以保持良好的低壓幅以及低電流輸出，并且保證噪聲和功耗控制在一定范圍內(nèi)。

近幾十年的發(fā)展，使得邏輯電路接口不斷調(diào)整，以適應(yīng)越來(lái)越高的傳輸速率要求，使低壓供電成為可能。供電電壓的降低有諸多好處，除了可以大幅度削減功率消耗以外，還可以促進(jìn)芯片的散熱，使集成度的提高成為可能。LVDS就是實(shí)現(xiàn)低供電電壓和小電壓擺幅最為明顯的例子，低壓差分信號(hào)的物理接口采用的是1.2V偏置偏置供應(yīng)400mV擺幅的信號(hào)，最大程度消除噪聲。LVDS可以在任意供電電壓下工作，驅(qū)動(dòng)對(duì)供電電壓的依賴程度較低，能夠更加方便地實(shí)現(xiàn)性能穩(wěn)定性，隨供電系統(tǒng)變化小。

通常LVDS的定義中規(guī)定了其電特征，對(duì)SCI協(xié)議里包交換的編碼進(jìn)行了詳盡的定義。定義和特定的物理媒質(zhì)無(wú)直接關(guān)聯(lián)，也指代說(shuō)明了只要接口可以正常運(yùn)行，就應(yīng)當(dāng)使媒質(zhì)控制在噪聲邊緣以及歪斜容忍度之內(nèi)將信號(hào)傳遞至接收器。LVDS的優(yōu)點(diǎn)眾多，其中最主要的是良好的終端適配性能、功耗極低、可靠性高、成本控制良好和傳輸速率大。正是這些優(yōu)點(diǎn)使得LVDS技術(shù)在通訊、計(jì)算機(jī)等多個(gè)行業(yè)得到廣泛的應(yīng)用。

LVDS接口連接圖由驅(qū)動(dòng)器、互連單元和接收器三部分構(gòu)成，這采用的是單工方式，但是部分情況下也能采用半雙工、多點(diǎn)配置的方式，限制條件是噪聲小、距離足夠短。點(diǎn)與點(diǎn)之間的連接由上述三部分組成，其中驅(qū)動(dòng)器和接收器實(shí)現(xiàn)TTL和LVDS兩種不同信號(hào)之間的轉(zhuǎn)換。LVDS接收器阻抗相當(dāng)高，所以輸出電流大多流經(jīng)100歐姆的電阻。驅(qū)動(dòng)器發(fā)生翻轉(zhuǎn)的時(shí)候，會(huì)改變電流在電阻中的流動(dòng)方向，通常根據(jù)邏輯狀態(tài)“1”和“0”進(jìn)行區(qū)分。LVDS技術(shù)的采用，使PCB板的功效最大程度發(fā)揮，從某種意義上講削減了成本。

LVDS技術(shù)可以實(shí)現(xiàn)高速驅(qū)動(dòng)，一般而言，實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)的連接，數(shù)據(jù)傳輸速率超過(guò)800Mbps，如果采用的是多點(diǎn)互連的FR4背板，將十塊卡當(dāng)成負(fù)載接入的總線，可以實(shí)現(xiàn)400Mbps的數(shù)據(jù)傳輸速度。由于LVDS產(chǎn)生的是差分信號(hào)，在傳輸過(guò)程中有更多優(yōu)勢(shì)。例如具有更強(qiáng)的噪聲抵抗能力，然而單線數(shù)據(jù)傳輸噪聲抵抗能力很弱。兩條差分信號(hào)線上的電流流動(dòng)方向相反，產(chǎn)生的噪聲將會(huì)保持共模的方式，并耦合至兩條線上。LVDS技術(shù)中的接收端更多考慮的是兩個(gè)信號(hào)差值，從而確保噪聲微小。兩條反向的信號(hào)線將會(huì)產(chǎn)生相互抵消的電磁場(chǎng)，相比以往的單線信號(hào)傳輸具有更小的電磁輻射，噪聲控制更加科學(xué)合理。不依賴供電電壓的特性使LCDS在2~4V的廣闊范圍內(nèi)表現(xiàn)良好。LVDS不受電磁輻射的干擾，提供優(yōu)質(zhì)上乘的信號(hào)質(zhì)量。但是LVDS技術(shù)對(duì)空間跨度的要求較高，傳輸距離一般大于20m時(shí)才能取得良好效果。

2 LVDS典型結(jié)構(gòu)及主要應(yīng)用范圍

當(dāng)前我國(guó)采用的LVDS產(chǎn)品大多來(lái)自美國(guó)與德國(guó)的半導(dǎo)體公司，這兩個(gè)產(chǎn)地的LVDS產(chǎn)品相比更加成熟，可以較好地實(shí)現(xiàn)點(diǎn)至點(diǎn)結(jié)構(gòu)、點(diǎn)至多點(diǎn)結(jié)構(gòu)、多點(diǎn)與多點(diǎn)結(jié)構(gòu)和矩陣開關(guān)這樣四種結(jié)構(gòu)，性能穩(wěn)定，各方面優(yōu)勢(shì)明顯。

2.1 點(diǎn)到點(diǎn)結(jié)構(gòu)與點(diǎn)到多點(diǎn)結(jié)構(gòu)的應(yīng)用

點(diǎn)到點(diǎn)以及點(diǎn)到多點(diǎn)結(jié)構(gòu)的產(chǎn)品由LVDS驅(qū)動(dòng)、接收器以及解串器等組成。在進(jìn)行多通道、動(dòng)態(tài)響應(yīng)頻繁的數(shù)據(jù)傳輸過(guò)程中表現(xiàn)出優(yōu)良特性，其中解串器是有效的解決方案。在雷達(dá)系統(tǒng)中，各個(gè)分系統(tǒng)按照不同的傳輸方式進(jìn)行數(shù)據(jù)傳輸，不同系統(tǒng)均憑借背板完成傳輸，LVDS技術(shù)的引入對(duì)簡(jiǎn)化電纜及相關(guān)接插件有促進(jìn)作用，并且可以大大降低PCB背板的復(fù)雜程度。點(diǎn)對(duì)點(diǎn)與點(diǎn)對(duì)多點(diǎn)的結(jié)構(gòu)可以廣泛適用于雷達(dá)系統(tǒng)，表現(xiàn)出優(yōu)良的使用特性。

單點(diǎn)到多點(diǎn)的結(jié)構(gòu)通常用于數(shù)據(jù)分配業(yè)務(wù)，以發(fā)送廣播的形式向多個(gè)接收器發(fā)送信號(hào)，采用廣播式的總線結(jié)構(gòu)，保證數(shù)據(jù)高傳輸速率、穩(wěn)定性和安全性。

2.2 多點(diǎn)到多點(diǎn)結(jié)構(gòu)的應(yīng)用

多點(diǎn)到多點(diǎn)結(jié)構(gòu)主要采用BusLVDS技術(shù)，能較全面地滿足使用需求。其中BusLVDS是在接收器與驅(qū)動(dòng)器方面做出應(yīng)用拓展，使該技術(shù)更符合多點(diǎn)到多點(diǎn)應(yīng)用的要求。經(jīng)過(guò)拓展的LVDS技術(shù)要求總線兩端直接與電阻相連，這種結(jié)構(gòu)特點(diǎn)可以使其更好地運(yùn)用于重負(fù)載的背板上，等效阻抗控制在100Ω以下，加在驅(qū)動(dòng)器上的負(fù)載大約40歐姆。當(dāng)遇到要求更高的通信系統(tǒng)需求時(shí)，可以采用結(jié)構(gòu)更復(fù)雜、構(gòu)造更大的高速背板，同樣采用LVDS技術(shù)簡(jiǎn)化問(wèn)題、解決問(wèn)題。應(yīng)用多點(diǎn)對(duì)多點(diǎn)的總線結(jié)構(gòu)需要注意的是盡量簡(jiǎn)化線路，采用最少的接線，盡量實(shí)現(xiàn)雙向與半雙工的通訊功能，提高傳輸效率以及設(shè)備利率效率。然而必須確保在同一時(shí)間僅允許一個(gè)發(fā)送器正常工作，否則將產(chǎn)生沖突造成嚴(yán)重后果。

3 LVDS技術(shù)的設(shè)計(jì)

LVDS的高速傳輸能力、低噪聲低電磁干擾、低功耗以及成本低的特點(diǎn)決定了該技術(shù)的廣闊應(yīng)用前景，目前國(guó)內(nèi)外相關(guān)研究人員針對(duì)不同應(yīng)用場(chǎng)景根據(jù)LVDS理論開發(fā)出不同的LVDS產(chǎn)品，充分挖掘了LVDS技術(shù)的潛在優(yōu)勢(shì)和技術(shù)優(yōu)點(diǎn)，越來(lái)越完善的系統(tǒng)設(shè)計(jì)也規(guī)避了LVDS的技術(shù)短板。筆者將結(jié)合實(shí)際生產(chǎn)運(yùn)用中常見(jiàn)的某型號(hào)雷達(dá)系統(tǒng)進(jìn)行LVDS技術(shù)的應(yīng)用分析以及相關(guān)的設(shè)計(jì)原則和設(shè)計(jì)方法。

由于該系統(tǒng)總共包含數(shù)十條接收通道與數(shù)字中頻接收器，各類數(shù)據(jù)線總計(jì)500路。如果采用以往的TTL/CMOS信號(hào)用雙絞線完成并行的數(shù)據(jù)傳輸，相關(guān)導(dǎo)線將數(shù)以千計(jì)，將直接導(dǎo)致系統(tǒng)結(jié)構(gòu)混亂，背板過(guò)于復(fù)雜，因此而產(chǎn)生的噪聲與低劣的EMI性能將使設(shè)計(jì)整體大打折扣，對(duì)設(shè)計(jì)人員提出更高的挑戰(zhàn)，冗余的導(dǎo)線無(wú)疑增加功率損耗，系統(tǒng)工作效率低下。筆者為了優(yōu)化系統(tǒng)設(shè)計(jì)，嘗試性地運(yùn)用LVDS串行/解串器技術(shù)實(shí)現(xiàn)數(shù)據(jù)傳輸，可以將數(shù)量龐大的導(dǎo)線壓縮至數(shù)十對(duì)差分線，能夠很好地適應(yīng)若干型號(hào)雷達(dá)的運(yùn)用。在進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)，首先確定產(chǎn)品，分析其采用LVDS技術(shù)的可行性，然后應(yīng)當(dāng)將LVDS技術(shù)的實(shí)現(xiàn)轉(zhuǎn)化為對(duì)PCB板的設(shè)計(jì)上，抓住設(shè)計(jì)的中心環(huán)節(jié)。進(jìn)行PCB布線設(shè)計(jì)時(shí)需要遵循的原則是保證良好的阻抗匹配。一旦差分阻抗出現(xiàn)不匹配的情形，將會(huì)出現(xiàn)反射現(xiàn)象，不僅削弱信號(hào)影響信號(hào)質(zhì)量，而且會(huì)產(chǎn)生共模噪聲，共模噪聲不能與差分線路磁場(chǎng)產(chǎn)生抵消作用將會(huì)產(chǎn)生電磁輻射，影響產(chǎn)品的使用體驗(yàn)和耐久性。設(shè)計(jì)時(shí)要確保信號(hào)通過(guò)IC之后的差分阻抗走向的正確性，并盡量使尾端長(zhǎng)度小于12毫米。

要進(jìn)行PCB板差分布線的設(shè)計(jì)首先進(jìn)行差分線材料的選擇，其中側(cè)耦合的微帶線是良好的材料，也是筆者設(shè)計(jì)時(shí)采用的差分線材料，然后接下來(lái)是重要的布線工作。布線時(shí)根據(jù)微波傳輸線理論，布線應(yīng)確保一旦離開IC使差分線對(duì)一起走線，因?yàn)椴季€離磁場(chǎng)的距離越小，共模噪聲的抵消效果更好，可以有效緩解反射產(chǎn)生的電磁輻射。進(jìn)行差分布線時(shí)盡量不采用自動(dòng)布線功能，正確的做法是匹配出一對(duì)差分線的長(zhǎng)度，嚴(yán)格控制不同差分線之間的距離，盡量減少線上過(guò)孔。布線中不能出現(xiàn)直角轉(zhuǎn)彎的現(xiàn)象，實(shí)際需要時(shí)可以用弧線或者45度斜線取代直角。

為了更好地實(shí)現(xiàn)LVDS技術(shù)應(yīng)當(dāng)最少采用四層PCB板，分別對(duì)LVDS信號(hào)、地面、電源和TTL信號(hào)進(jìn)行分層布局，結(jié)構(gòu)清晰。TTL信號(hào)和LVDS信號(hào)必須在不同PCB板上進(jìn)行隔離，并且應(yīng)該與電源和地面分隔開。發(fā)送器和接收器與插件的距離要盡可能縮小，采用較短的連線，連線長(zhǎng)度應(yīng)當(dāng)控制在1英尺作用，可以有效控制PCB上的噪聲，切斷其傳遞到差分線的途徑，還能減少電路板和電纜之間交叉EMI干擾。不論是分散式散裝電容還是表貼電容都要和電源與地線引腳保持一定距離。電源與地線的PCB板上多使用寬布線，這樣阻抗較低，其中地線的PCB回路還應(yīng)盡量設(shè)計(jì)的短且寬。系統(tǒng)的終端負(fù)載采用98~102歐姆，并且和接收器縮小距離以匹配差分阻抗。在實(shí)際應(yīng)用中多選用雙絞線平衡電纜，為安全性和穩(wěn)定性考慮在電纜外層加以屏蔽。最后要強(qiáng)調(diào)，LVDS技術(shù)的系統(tǒng)設(shè)計(jì)應(yīng)當(dāng)遵循以幾點(diǎn)原則：優(yōu)先進(jìn)行電源和地的布線分布，其中傳輸線的結(jié)構(gòu)應(yīng)進(jìn)行科學(xué)的選取，在實(shí)現(xiàn)剩余電路設(shè)計(jì)之后，要保持觀察，及時(shí)對(duì)整體布局進(jìn)行修改調(diào)整。

4 LVDS技術(shù)運(yùn)用于數(shù)據(jù)傳輸?shù)姆桨秆芯?/h2>

筆者將根據(jù)實(shí)踐經(jīng)驗(yàn)給出三種常用的基于LVDS技術(shù)的多信道高速數(shù)據(jù)傳輸方案，采用不同的鏈路層協(xié)議以及同步方式實(shí)現(xiàn)數(shù)據(jù)的傳輸和接收。

4.1 前面板數(shù)據(jù)口協(xié)議的LVDS數(shù)據(jù)傳輸

前面板數(shù)據(jù)口簡(jiǎn)稱FPDP，F(xiàn)PDP協(xié)議可以為兩個(gè)及以上的板卡實(shí)現(xiàn)高速數(shù)據(jù)傳輸，這是一種條件較為寬松的分層協(xié)議，如果數(shù)據(jù)傳輸只關(guān)注傳輸速度可以用FPDP協(xié)議進(jìn)行極大的簡(jiǎn)化。FPDF協(xié)議經(jīng)簡(jiǎn)化后將分成數(shù)據(jù)信號(hào)、控制信號(hào)和時(shí)鐘信號(hào)三大類。傳輸數(shù)據(jù)之前首先確認(rèn)就緒信號(hào)，然后發(fā)送和STROBE一致的數(shù)據(jù)，并給予有效信號(hào)，一旦接收器確認(rèn)該有效信號(hào)，便可以根據(jù)SYNV信號(hào)逐幀進(jìn)行數(shù)據(jù)的同步和高速傳輸工作。

4.2 根據(jù)幀結(jié)構(gòu)的LVDS數(shù)據(jù)傳輸

因?yàn)橥ǔ５臄?shù)據(jù)傳輸控制是依靠傳輸信令實(shí)現(xiàn)，將會(huì)產(chǎn)生額外的開銷。使用幀結(jié)構(gòu)的LVDS傳輸可以一定程度減小開銷，以幀結(jié)構(gòu)代替?zhèn)鬏斝帕顚?duì)數(shù)據(jù)傳輸進(jìn)行控制，實(shí)現(xiàn)數(shù)據(jù)的同步接受。采用LVDS技術(shù)的高速數(shù)據(jù)傳輸以幀同步字，在各個(gè)幀數(shù)據(jù)之前添加區(qū)別于數(shù)據(jù)內(nèi)容的同步字，這樣接收器對(duì)接受的數(shù)據(jù)按照同步字進(jìn)行校驗(yàn)，如果是同步字，然后才繼續(xù)接下來(lái)的數(shù)據(jù)接收。除此之外，在各個(gè)幀數(shù)據(jù)之首添加地址字，能夠?qū)崿F(xiàn)兩個(gè)以上設(shè)備間的鏈轉(zhuǎn)發(fā)，多信道數(shù)據(jù)傳輸效率將有所提升。

4.3 通過(guò)接收器高速時(shí)鐘同步的LVDS數(shù)據(jù)傳輸

幀結(jié)構(gòu)的使用對(duì)數(shù)據(jù)傳輸效率造成不利影響，不含幀結(jié)構(gòu)的傳輸將更直接更高效。如果只在發(fā)送端的數(shù)據(jù)有效時(shí)才給出發(fā)送時(shí)鐘，則能夠在數(shù)據(jù)傳輸通道增加的情況下減少發(fā)送和接收端間的控制信號(hào)，這種離散的時(shí)鐘發(fā)射可以提高LVDS數(shù)據(jù)傳輸效率。

4.4 三種方案的比較

上述三種LVDS數(shù)據(jù)傳輸方案各自擁有自身的優(yōu)點(diǎn)，但也表現(xiàn)出其他方面的性能短板，因此可以將三種傳輸方案分別用于不同的應(yīng)用場(chǎng)景。FPDP方案的傳輸時(shí)鐘速率高而且不需要同步字，但是需要控制信號(hào)，因此適用于點(diǎn)對(duì)點(diǎn)的情形與多板菊花鏈；幀結(jié)構(gòu)方案雖然需要同步字，但是不需要控制信號(hào)；高速時(shí)鐘采樣方案對(duì)同步字和控制信號(hào)均無(wú)要求，但是傳輸時(shí)鐘速率相比前二者略低。

5 LVDS技術(shù)在多信道數(shù)據(jù)傳輸中的應(yīng)用

筆者根據(jù)機(jī)載SAR對(duì)LVDS的數(shù)據(jù)傳輸進(jìn)行研究。由于機(jī)載環(huán)境較差，并且發(fā)送和接收設(shè)備采用3m電纜進(jìn)行連接，綜合考慮各項(xiàng)因素選用高速時(shí)鐘同步傳輸方案，并且采用基于FPGA的方案，提高集成度。機(jī)載SAR處理系統(tǒng)將線性調(diào)頻信號(hào)轉(zhuǎn)變?yōu)?0Mbps的I之路與Q之路，數(shù)據(jù)率總計(jì)100Mbps。接收端接入SAR處理機(jī)，對(duì)信號(hào)實(shí)現(xiàn)成像處理，獲取SAR圖像。

該系統(tǒng)的LVDS傳輸接口實(shí)現(xiàn)LVDS發(fā)送端和LCDS接收端的連接，LVDS發(fā)送端首先進(jìn)行數(shù)據(jù)的發(fā)生，通過(guò)并/串轉(zhuǎn)換通過(guò)LVDS發(fā)送端實(shí)現(xiàn)LVDS數(shù)據(jù)發(fā)送，發(fā)送端和接收端之間用LVDS平衡電纜相連，當(dāng)接收器接受數(shù)據(jù)之后，進(jìn)行接受數(shù)據(jù)的同步，然后通過(guò)串/并轉(zhuǎn)換后完成接收的緩存。由于采用高速時(shí)鐘同步傳輸方案，沒(méi)有任何控制信號(hào)和幀結(jié)構(gòu)，接收端很難明確數(shù)據(jù)到達(dá)時(shí)刻。這時(shí)就需要對(duì)發(fā)送時(shí)鐘采樣，分析判斷發(fā)送時(shí)鐘是否存在上升沿，通過(guò)上升沿同步信號(hào)進(jìn)行數(shù)據(jù)同步，判斷過(guò)程借助VHDL代碼實(shí)現(xiàn)。

發(fā)送端和接收端都進(jìn)行了并/串轉(zhuǎn)換，發(fā)送端將低速并行數(shù)據(jù)轉(zhuǎn)換為高速串行數(shù)據(jù)，接收端則進(jìn)行相反的操作。FPGA設(shè)計(jì)有利于針對(duì)不同需求進(jìn)行轉(zhuǎn)換，靈活性更高。為了在Spartan IIE里采用LVDS接口，首先應(yīng)當(dāng)創(chuàng)建管腳配置文件，并且指明各個(gè)管腳應(yīng)用的LCDS規(guī)范。在發(fā)送端和接收端采用不同的緩存，前者需要設(shè)置LVDS正、負(fù)端的緩存，把最初的信號(hào)首先反相然后遞送至負(fù)端緩存，實(shí)現(xiàn)發(fā)送過(guò)程。發(fā)送端僅僅需要給LVDS正端配置輸入緩存即可實(shí)現(xiàn)數(shù)據(jù)接收。

完成數(shù)據(jù)傳輸線路的具體應(yīng)用之后，筆者總結(jié)出三個(gè)注意事項(xiàng)：首先，在發(fā)送端的各個(gè)差分線上串聯(lián)165歐姆的電阻，在其間并上14歐姆的電阻，這樣就必須在接收端的差分線之間并上100歐姆的電阻；然后，差分線之間也應(yīng)存在耦合關(guān)系，走線保證電感最小；最后，設(shè)計(jì)PCB板時(shí)各信號(hào)務(wù)必分布在不同的信號(hào)層上。

6 小結(jié)

LVDS技術(shù)運(yùn)用于多信道高速數(shù)據(jù)傳輸比以往RE-422等標(biāo)準(zhǔn)表現(xiàn)更佳，而且可以大大簡(jiǎn)化系統(tǒng)設(shè)計(jì)，減少導(dǎo)線的使用量，并確保系統(tǒng)擁有良好的可靠性和數(shù)據(jù)傳輸速率。采用不同的LVDS數(shù)據(jù)傳輸方案將會(huì)獲得不同的傳輸效果，具體應(yīng)用時(shí)根據(jù)實(shí)際情況進(jìn)行選取。

［1］孟令軍,張國(guó)兵,王宏濤，等.基于FPGA的LVDS高速差分接口應(yīng)用[J].化工自動(dòng)化及儀表,2010,37(5):94-96.

［2］李斌,張會(huì)新,劉文怡，等.基于LVDS的高速圖像數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)[J].電視技術(shù),2014,38(3):48-52.