基于量化噪聲譜分析的ADC 無雜散動態范圍

康榮宗，田鵬武，于宏毅

(信息工程大學 信息工程學院，鄭州450002)

0 引 言

無雜散動態范圍(SFDR)是衡量ADC 動態范圍性能的重要指標。其定義是:當一個正弦信號輸入到ADC 時，正弦信號的功率除以在ADC 輸出端信號頻譜的最大寄生信號峰值功率［1］。這個指標是評價一個ADC 在非常大的信號存在的情況下，能夠檢測到非常小的信號的能力。在寬帶接收設備中，ADC 的SFDR 是制約整個接收系統動態范圍的關鍵因素，因此對于ADC 的無雜散動態范圍性能參數的測試和研究很重要。

目前，針對ADC 動態范圍的分析方法中，大部分研究者主要針對實際的工程應用測試需求，采用滿幅度的正弦信號作為ADC 的輸入激勵源，對ADC 輸出的數據進行統計處理，包括直方圖統計［1］、正弦波匹配［2］、傅里葉分析［3］等，但這些方法在具體的測試分析過程中由于受到采樣樣本數需求過大、測量參數較為單一、頻譜泄漏和頻譜混疊等因素的影響［4］，并不能得到精確的結果，具有一定的局限性。另有一部分研究者從ADC 的量化誤差角度出發，假定量化誤差是在量化臺階內均勻分布且與輸入信號無關的隨機變量，進一步得到ADC 的無雜散動態范圍為［5］:

式中:NB是有效量化比特數。

文獻［6］將Dither 噪聲與輸入信號相加后進行ADC 量化，減弱輸入信號與量化噪聲的相關性，在一定程度上改善了ADC 的SFDR 性能，但受Dither 幅度的影響。此外，將量化誤差近似為均勻分布的假設是有一定條件的，如文獻［7］建立的量化理論認為如果輸入信號的兩維特征函數是帶限的，那么量化噪聲就是與輸入無關的白噪聲，這一條件是充分而非必要條件;文獻［8］進一步建立了充分必要條件，認為如果輸入信號的特征函數是一個δ 函數，那么量化噪聲譜就是白噪聲譜。此外，一些研究者認為輸出信號的頻譜由離散諧波分量組成，而非白噪聲，對量化噪聲譜的分布和動態性能進行了確定性分析［9－10］。文獻［11］分析了量化后的正弦信號的噪底，推導給出了三次諧波和信噪比的表達式，但并沒有對ADC的SFDR 進行分析。文獻［12］僅從仿真的角度給出了SFDR 的近似擬合表達式(9N－6)。文獻［13］假設輸入正弦信號為確定性信號，分析了均勻量化器的SFDR 性能，但假定采樣過程和量化過程相互正交，并未考慮采樣因素對于其SFDR性能的影響。

本文從ADC 的量化和采樣角度出發，首先基于ADC 量化噪聲譜的分析，通過數學推導分別給出了在無噪和加性高斯白噪聲條件下，單音正弦信號激勵的ADC 的SFDR 性能理論上界;闡明了SFDR 與輸入信號的幅度、信噪比以及量化間隔等因素之間的關系;進一步推導分析了多音正弦輸入下ADC 的量化噪聲譜及其對SFDR 性能的影響。最后，結合傅里葉分析法，分析了不同采樣率條件下量化噪聲譜的分布及其對SFDR 性能的影響。

1 無噪正弦信號輸入的SFDR 性能

理想ADC 主要包括采樣和量化兩個過程，且在一般的情況下采樣過程在量化過程之前，為了分析問題的方便，將這兩個過程調換了順序，但并不影響分析的結果［11］。假定輸入信號序列xn具有無限的精度，且采用的量化器是均勻量化器，e(x)代表量化噪聲。在不考慮溢出的情況下，量化噪聲是一個周期的鋸齒波，其幅度范圍是［－Δ/2，Δ/2］，量化間隔Δ=V/2B－1，V 為ADC 的量程，B 是量化比特數，則e(x)的復指數傅立葉級數為:

假設量化器的輸入信號為:

同時假設采樣速率是輸入正弦信號頻率的整數倍。式(3)中:A 為正弦信號的幅度，θ 為均勻分布在［0，2π］的隨機變量，那么可以得到:

將式(1)代入式(2)，并利用如下Jacobi－Anger 公式:

式中:Jm(z)為第一類m 階貝塞爾函數，則en的均值:

又因為J0(r)=J0(－r)，因此E［en］=0。

利用上述推導方法可以進一步得到en的二階矩和自相關函數如下:

由于J－n(z)=(－1)nJn(z)，上式中，q 為偶數的項就消失了。

由上述推導可以看出，正弦信號輸入時的量化噪聲是一個平穩隨機過程，當量化比特數增大時，V/Δ 增大，而此時J0(2πkA/Δ)→0，en的方差趨于Δ2/12。根據功率譜與自相關函數之間的傅立葉變換關系，就可以得到量化噪聲功率譜為:

式中:〈qf0/fs〉是qf0/fs的余數;f0=ω0/(2π);q為奇數;fs為采樣速率;f 是關于采樣速率的歸一化頻率。

基于ADC 量化過程的基本模型，可以得到量化輸出為:

而輸出的功率譜為:

將式(10)代入到式(12)，可以得到:

通過上面的分析可知，量化后的正弦信號的功率譜由一系列離散分量組成，而根據雙邊譜和單邊譜的關系，可得到基波分量的輸出幅度為:

而第p 個諧波分量的幅度Ap為:

該結果與文獻［14］一致，只是推導過程和結論表達形式不同。

通過對式(14)(15)的計算和比較分析，可以獲得ADC 量化輸出的最大諧波分量Ap*，其頻率位置為p*f0，那么ADC 的SFDR 可以定義為量化噪聲譜的功率最大的分量與基頻分量的比值:

進一步利用Matlab 對式(16)進行仿真分析，圖1 給出了不同量化比特位數條件下的最大諧波分量位置。由于Jn(x)在x 非常大時趨于零，且因為量化器的輸出包含有限不連續點，因此可以用有限項求和來代替式(14)(15)中無限項求和。這里假定求和項數k=1000，其中量化比特N=log2(A/Δ)+1，而量化間隔Δ=1，從圖1 可以看出當量化比特小于3 時，最大諧波分量為三次諧波，而當量化比特位數增大時，諧波分量的位置發生了變化，最大分量分布在2πA 附近［13］。

圖1 不同量化比特最大諧波分量的位置Fig.1 Location of largest harmonic component of different quantization bits

圖2 給出了通過式(16)并結合式(14)(15)和傅里葉分析法［13］得到的不同量化比特下ADC的SFDR 性能，可以看出理論值與仿真結果完全一致，其中式(14)(15)的求和項數k=1000，傅里葉分析法的仿真參數為:采樣頻率fs=128×64 Hz，FFT 點數為128×64 點，輸入信號頻率f0=(5×64－1)Hz。

圖2 ADC 的SFDR 性能的理論值和仿真值Fig.2 Theoretical and simulated value of SFDR performance of ADC

由此，在一定量化誤差范圍內，進一步利用最小二乘擬合可以得到理想ADC 的SFDR 性能和量化比特N 之間的表達式為:

2 AWGN 下正弦信號的SFDR 性能

下面分析加性高斯噪聲對于量化噪聲譜的影響，即假定輸入信號為:

式中:z(n)為均值為0、方差為σ2的高斯白噪聲，類似于上一節的分析方法，根據高斯變量的特征函數性質，可知E{exp(jαz)}=exp(－α2σ2/2)，則可以得到:

式中:α=2πA/Δ;β=2π2σ2/Δ2。

根據功率譜與自相關函數之間的傅立葉變換關系，就可以得到量化噪聲功率譜為:

因此，加性高斯噪聲條件下ADC 輸出的基頻分量的幅值為:

而第p 個諧波分量的幅值為:

將式(22)(23)代入式(16)，可以得到高斯信噪比下的ADC 的SFDR 的具體表達式。圖3 給出了ADC 的SFDR 性能和(σ/Δ)2之間的關系。

圖3 ADC 的SFDR 性能和(σ/Δ)2 的關系Fig.3 Relationship between SFDR of ADC and(σ/Δ)2

結合上面的分析可知，諧波分量的幅值及其ADC 的SFDR 性能依賴于σ/Δ，當這個比值大于1 時，諧波分量的幅值被明顯削弱甚至消失，ADC的SFDR 性能隨著高斯噪聲的增大而明顯增大。這是由于在高斯白噪聲條件下，噪聲本身具有的隨機性破壞了量化噪聲的規律，因此在ADC 的性能評估中必須充分考慮輸入噪聲的影響。

3 多音正弦信號輸入的SFDR 性能

下面分析多音正弦輸入情況下，ADC 的量化噪聲譜的分布情況。首先考慮當輸入為兩個正弦信號的情況，假設輸入信號為:

式中:A1和A2分別為兩個正弦信號的幅度;θ1和θ2為均勻分布在［0，2π］的隨機變量。

同樣利用上述推導方法，可以得到量化噪聲的功率譜為:

式中:r 和s 是奇偶性相反的整數。當輸入為N個正弦信號時的量化噪聲譜為:

4 采樣率對SFDR 的影響

根據ADC 的一般分析模型，采樣是量化之后必不可少的一個環節，而采樣后的信號以采樣頻率為周期在頻譜上無限拓展。通過上面的分析，可知激勵信號經過ADC 的量化之后，特別是在量化比特大于3 時，其最大諧波分量的位置位于奈奎斯特區間之外，采樣率fs往往無法滿足其Nyquist 采樣的要求而導致諧波分量的鏡像混疊，從而破壞原來諧波分量之間的關系，使得ADC 輸出的譜分布產生非線性變化，而這種變化趨勢主要依賴于采樣頻率fs和輸入信號頻率f0的關系。下面結合Matlab 仿真重點分析在三種不同fs和f0的關系下，輸出離散譜的分布及其對SFDR 性能的影響。

Case1 fs和f0互為質數

當采樣頻率值和輸入信號頻率值互為質數時，在不同的信號周期里，信號的采樣值將具有不同的相位值，其采樣值接近于隨機的位置不具有周期性。量化噪聲譜中大于fs/2 的諧波頻率在向［0，fs/2)內折疊時，并不會與其他的低階諧波分量產生碰撞，如圖4 所示，其中f0=319 Hz，fs=128×64 Hz，量化比特N=4;ADC 的SFDR 性能如圖5 所示，可以看出SFDR 值并不隨著采樣率的變化而變化，此時有利于ADC 實際動態性能的測試。

Case2 fs為f0的整數倍

當采樣頻率為輸入信號頻率的整數倍時，根據一般的鏡像混疊機理可以得到高階諧波分量的混疊頻率位置計算公式。假定量化之后的高階諧波分量的頻率為fp，采樣頻率為fs，其中fs＜2fp，采樣得到的混疊后的頻率為fp^，則有:

圖4 fs 和f0 互為質數的ADC 的離散譜Fig.4 Discrete spectrum of ADC when fs and f0 are relative primes

圖5 fs 和f0 互為質數的SFDR 性能Fig.5 SFDR performance of ADC when fs and f0 are relative primes

式中:Int 表示將小數點后面的數字全部丟棄，僅保留小數點之前的整數部分。

定義R 為fs被fp整除的余數，那么式(27)表示當R 小于fs/2 時，fp^ =R，否則fp^ =fs－R。

圖6 給出了當fs/f0為整數時，正弦信號經過ADC 的量化和采樣過程之后的譜分布，其中f0=512 Hz，fs=64×512 Hz，量化比特N=3。從圖6可以看出，ADC 輸出的離散譜位置將出現非線性變化，特別是當fs/f0為奇數時，其主要能量將不再僅分布在基頻和其奇數倍諧波分量的位置上，在偶數倍基頻的位置上也可能出現較大的諧波分量。

圖6 fs/f0 為整數的ADC 輸出離散譜Fig.6 Discrete spectrum of ADC when f0 divides fs

圖7 不同整數倍fs/f0 的SFDR 性能Fig.7 SFDR performance of ADC when f0 divides fs

圖7 給出了在不同量化比特N=2、4、6 的條件下，不同采樣頻率的SFDR 的分布情況。從圖7可以看出由于欠采樣引起的頻譜鏡像混疊作用，ADC 的SFDR 不再是一個恒定值。在采樣率相對較低時，在奈奎斯特頻率范圍內，其鏡像混疊作用明顯，SFDR 性能由于具體的采樣倍數和諧波分量分布的影響而呈曲線變化趨勢。隨著采樣率的不斷提高，量化噪聲功率分布到更寬的頻譜范圍之內，鏡像混疊的作用相對減弱，最后收斂于未考慮采樣的情況。此外，量化位數越小，其各諧波分量的幅值越大，但由于總的噪聲能量不變，使得諧波分量與基頻分量的幅值相對差值越小，則ADC的SFDR 性能的收斂速度越快。

Case3 fs和f0具有大于1 的最大公約數

式中:gcd 表示最大公約數。

圖8 給出了該條件下的正弦信號輸入的ADC 的輸出離散譜分布，其中f0=5×64 Hz，fs=128×64 Hz，gcd(fs，f0)=64，量化比特N=4。ADC量化采樣后的信號重復周期為f's=128，每個重復周期內包含了f'0=5 個正弦信號周期，則量化誤差的諧波中包含了一個以gcd(fs，f0)為基頻的分量，主要分布在3*gcd(fs，f0)，5*gcd(fs，f0)，…，(2n+1)*gcd(fs，f0)的位置上，其中n 為整數，由于假定采樣速率和FFT 點數為2 的整數倍，輸入信號的頻率f0=f'0*gcd(fs，f0)，則f'0為奇數，也即輸入信號的頻率必定與諧波分量重疊。

圖8 fs 和f0 具有公約數的ADC 輸出信號譜Fig.8 Discrete spectrum of ADC when fs and f0 have a common divisor

圖9 給出了fs和f0具有最大公約數條件下ADC 的SFDR 性能隨著信號頻率變化的趨勢。從圖9 可以看出，由于輸入信號的頻率位置和諧波分量相互重疊，使得其基頻位置的諧波幅值增大，而相對于Case2，其諧波分量分布的頻率范圍更廣，鏡像混疊的作用相對減弱，因此其SFDR 性能的收斂速度更快。

圖9 fs 和f0 具有最大公約數的SFDR 性能Fig.9 SFDR performance of ADC when fs and f0 have a common divisor

5 結束語

在ADC 量化噪聲譜分析的基礎上，首先從理論上推導給出了ADC 的SFDR 性能的數學表達式，并給出了理想條件下SFDR 的最小二乘擬合上界，進一步分析了輸入信號幅度、量化臺階、加性高斯白噪聲、多音正弦輸入等因素對其性能的影響，為實際ADC 性能的測試和系統的設計提供了理論依據。接著分析了采樣因素對ADC 的SFDR 性能的影響，結合Matlab 仿真重點分析了采樣率和輸入信號頻率在互為質數、具有最大公約數、整數倍等不同條件下的ADC 輸出離散譜和SFDR 性能的變化趨勢。從仿真結果及其分析可以看出，在兩個頻率值互為質數時，其SFDR 性能穩定，最有利于對ADC 的SFDR 性能進行測試，而具有最大公約數下的性能好于整數倍的情況，此外，采樣頻率越大其性能越趨近于穩定值。當然，采樣頻率、量化精度、輸入信號幅度等因素在實際測試和應用中也受到具體器件性能和測試信號的制約，在具體工程設計中需要綜合考慮。

［1］Wagdy M F，Awad S S.Determining ADC effective number of bits via histogram testing［J］.IEEE Trans Instrumentation Measurement，1991，40(4):770－772.

［2］Kollar I.Improved determination of the best fitting sine wave in ADC testing［J］.IEEE Trans Meas，2005，54(5):1978－1984.

［3］Benetazzo L，Narduzzi C.A/D converter performance analysis by a frequency－domain approach［J］.IEEE Trans Instru Meas，1992，41(6):834－840.

［4］JAMES T.寬帶數字接收機［M］.2 版.楊小牛譯.北京:電子工業出版社，2002.

［5］Kester W.Understand SINAD，ENOB，SNR，THD，THD+N，and SFDR so you don＇t get lost in the noise floor［J］.Analog Devices Tutorial，2009，10(8):1－8.

［6］郭志勇，李廣軍，李強.用于提高ADC 性能的自適應Dither 結構［J］.電子科技大學學報，2011，40(3):375－378.Guo Zhi－yong，Li Guang－jun，Li Qiang.Self－adapting dither structure for improving ADC performance［J］.Journal of University of Electronic Science and Technology of China，2011，40(3):375－378.

［7］Widrow Bernard，Kollar Istvan，Liu Ming－Chang.Statistical theory of quantization［J］.IEEE Transactions on Instrumentation and Measurement，1996，45(2):353－361.

［8］Spripad Anekal B，Snyder Donald L.A necessary and sufficient condition for quantization errors to be uniform and white［J］.IEEE Transaction on Acoustics，Speech，and Signal Processing，1977，25(5):442－448.

［9］Blachman N.The intermodulation and distortion due to quantization of sinusoids［J］.IEEE Trans on Acoustics，Speech，and Signal Processing，1985，33(6):1417－1426.

［10］Perez－Alcazar P R，Santos A.Behavior of quantization noise for sinusoidal signals［J］.Journal of Applied Research and Technology，2009，7(2):136－152.

［11］Bellan D，Brandolini A，Gandelli A.Quantization theory －a deterministic approach［J］.IEEE Trans on Instrumentation and Measurement，1999，48(1):18－25.

［12］Pan H，Abidi A A.Spectral spurs due to quantization in nyquist ADCs［J］.IEEE Trans on Circuits and Systems，2004，51:1422－1439.

［13］Alink M S O.Spurious－free dynamic range of a uniform quantizer［J］.IEEE Transactions on Circuits and Systems II:Express Briefs，2009，56(6):434－438.

［14］Ghittori N，Vigna A，Malcovati P.Analysis of the ideal SFDR limit for an N bit digital－to－analog converter［C］∥The 12th IEEE International Conference on Electronics，Circuits and Systems，Gammarth，2005:11－14.