DOE在DC-DC電路優(yōu)化中的應(yīng)用

2015-07-27 07:29:02郝長征王文超河南許繼儀表有限公司河南許昌461000

山東工業(yè)技術(shù) 2015年14期

錢　波,肖　正,王　琰,郝長征,王文超（河南許繼儀表有限公司,河南　許昌　461000）

錢波,肖正,王琰,郝長征,王文超
（河南許繼儀表有限公司,河南許昌461000）

摘要：DC-DC模塊在應(yīng)用時，經(jīng)常會遇到電磁干擾（EMI）和帶負(fù)載能力等諸多問題；解決上述問題需要進(jìn)行大量的相關(guān)實驗，通過不斷改變電路參數(shù)來優(yōu)化電路性能使其達(dá)到所需要求，但是傳統(tǒng)的實驗方法有效率低實驗量大的缺點。本文采用DOE（實驗設(shè)計，Designof Experiment）的方法對產(chǎn)品上DC-DC電路參數(shù)進(jìn)行實驗；經(jīng)過帶載能力和電磁傳導(dǎo)試驗，結(jié)果表明DOE能很好的應(yīng)用于電路的參數(shù)選取，使電路相關(guān)性能達(dá)到最優(yōu)。

關(guān)鍵詞：DC-DC模塊;DOE;電路參數(shù)

簡易DC-DC電路由于成本低被廣泛應(yīng)用，在對安全要求較高的場合，需要在上述電路中增加隔離線圈以滿足耐壓隔離要求。

但是增加隔離線圈后，DC-DC電路會產(chǎn)生EMI、帶負(fù)載能力變化等問題，解決此問題需要進(jìn)行大量的實驗，并且所選取參數(shù)并非最優(yōu)。為簡化電路關(guān)鍵參數(shù)的設(shè)計過程，本文介紹了DOE的方法[1]，通過實驗及因子分析，選取最優(yōu)電路參數(shù)，經(jīng)過帶載能力測試和電磁傳導(dǎo)實驗，結(jié)果與DOE的理論分析相符合，證實此方法能很好的應(yīng)用于電路參數(shù)的優(yōu)化。

1　含耐壓隔離功能的簡易DC-DC電路

1.1電路基本原理

含隔離線圈的簡易DC-DC電路如圖1所示，其中U4及R11、C10等器件組成振蕩發(fā)生電路，輸出占空比約50%的矩形波，其振蕩頻率計算參見公式（1）。

矩形波經(jīng)過整形電路之后驅(qū)動開關(guān)管Q5動作；Q5、R47為基本的開關(guān)電路；每個開關(guān)周期中Q5導(dǎo)通時，T1一次側(cè)的能量就通過隔離線圈傳遞到二次側(cè)線圈并經(jīng)過D19的整流和電容的穩(wěn)壓，將傳遞的能量變?yōu)橹绷麟妷?；Q5截止時，T1一次側(cè)線圈產(chǎn)生的反電動勢能量其中一部分被R44、D33、C11組成的幅值削弱電路吸收，另外一部分經(jīng)過線圈傳遞到二次側(cè)。整個電路就在Q5持續(xù)周期性的開關(guān)動作過程中通過隔離線圈將+5V的能量傳遞到二次側(cè)。

圖1　具有隔離耐壓功能的DC-DC電路

1.2影響性能的關(guān)鍵參數(shù)及未進(jìn)行優(yōu)化前的電路性能

圖1所示電路是在正激開關(guān)電路基礎(chǔ)上簡化而來，具有成本低、結(jié)構(gòu)簡單等特點，其關(guān)鍵參數(shù)有決定頻率的R11、C10；影響傳遞能量效率的隔離線圈T1以及影響輸出頻譜特性和帶負(fù)載能力的C20、C21。上述參數(shù)中，R11、C10改變其中一個即可影響頻率特性；線圈T1具有磁芯材料和特性、開氣隙方式、初次級繞線匝數(shù)比、繞線方式等參數(shù)，并且重新設(shè)計線圈參數(shù)周期長、成本低；因此為簡化電路的參數(shù)優(yōu)化過程，不考慮對T1參數(shù)進(jìn)行更改，只對上述參數(shù)中的工作頻率、C20、C21進(jìn)行優(yōu)化。

未采用DOE對本電路進(jìn)行參數(shù)優(yōu)化之前，由于無反饋回路、無法確定C20、C21對電路的定量影響等因素，導(dǎo)致電路自身的兩個性能表現(xiàn)不佳-電磁傳導(dǎo)幅值及帶負(fù)載能力。

圖2所示為電路進(jìn)行降頻前的電磁傳導(dǎo)[2]實驗結(jié)果，從圖中可以看出在低頻段準(zhǔn)峰值超標(biāo)，并且峰值點比較規(guī)律，經(jīng)過計算為電路工作頻率的倍頻點。此問題可以通過降低電路工作頻率解決，即降低工作頻率后，倍頻點會整體左移，且倍頻頻率越高，對應(yīng)幅值越小。在采取降頻措施后帶負(fù)載能力受到C20、C21影響，且影響程度無法定量估算；如果參數(shù)選取不當(dāng)，就會造成帶載能力嚴(yán)重下降，無法滿足后級電路的需求。因此引入DOE對電路參數(shù)進(jìn)行優(yōu)化。

圖2　降頻前電磁傳導(dǎo)幅值

2　引入DOE對電路參數(shù)進(jìn)行優(yōu)化

2.1DOE簡介

DOE（實驗設(shè)計）是以概率論與數(shù)理統(tǒng)計為理論基礎(chǔ)，科學(xué)地制定實驗方案以便對實驗數(shù)據(jù)進(jìn)行有效的統(tǒng)計分析的數(shù)學(xué)理論和方法；它可以同時研究多個輸入因素對輸出的影響，確定影響結(jié)果的關(guān)鍵因素及參數(shù)最優(yōu)的取值方法[3]。

DOE用途廣泛，它可以優(yōu)化制造過程的主要影響變量及其影響；前文所述影響脈寬的三個參數(shù)將通過DOE來篩選、確定關(guān)鍵參數(shù)及定量分析其影響。

2.2DOE實驗設(shè)計及數(shù)據(jù)

DOE實驗的種類分為全因子實驗設(shè)計、部分因子實驗設(shè)計及田口實驗設(shè)計[4]。與傳統(tǒng)的試錯法和OFAT方法相比，DOE可以明確研究方向，避免盲目實驗造成的浪費。

本次實驗首先對電路的工作頻率進(jìn)行降頻，待電磁傳導(dǎo)幅值滿足要求后再考慮常溫下C20、C21對帶負(fù)載能力的影響。原有頻率參數(shù)R11=2.2k、C10=2.2nf，根據(jù)公式（1）計算對應(yīng)的工作頻率約為93.9kHz，修改C10容值為C10=4.7nf，工作頻率降至約為43.9kHz，進(jìn)行電磁傳導(dǎo)測試，其結(jié)果如圖3。所示。即采取降頻措施后，電磁傳導(dǎo)性能有所改善，但是頻率的改變對輸出帶負(fù)載能力影響較大，經(jīng)過測量其帶80mA阻性負(fù)載時對應(yīng)輸出電Vout=3.9V，不能滿足帶80mA阻性負(fù)載條件下Vout＞4.2V的要求，因此需要對C20、C21進(jìn)行進(jìn)行2因素2水平的全因子實驗[5]對電路的帶負(fù)載能力進(jìn)行優(yōu)化。

圖3　降頻后電磁傳導(dǎo)幅值

實驗時因子對應(yīng)的高低水平[6]可根據(jù)電路的參數(shù)進(jìn)行粗略估算，確保所選取的高低水平不會使電路工作在異常狀態(tài)，如電容容值選取過大會導(dǎo)致電路的整體功耗增加，容值選取過小不利于捕捉到最優(yōu)值。設(shè)定的C20、C21高低水平如表1所示。

表1　實驗因子對應(yīng)的高低水平

表2　全因子實驗數(shù)據(jù)

2.3基于Minitab的DOE分析

獲取上述實驗數(shù)據(jù)后，通過功能強(qiáng)大的Minitаb軟件[7]對數(shù)據(jù)進(jìn)行分析；軟件設(shè)置為2因子的全因子實驗，設(shè)置好其它分析參數(shù)后，開始對輸出電壓的正態(tài)圖及柏拉圖進(jìn)行分析，如圖5所示。

正態(tài)圖和柏拉圖[8]顯示主因子C20、C21及交互因子C20*C21對輸出電壓均有影響，且影響程度相當(dāng)，因此不再對因子進(jìn)行削減，而直接分析輸出電壓的主效應(yīng)圖，如圖6所示。主效應(yīng)圖顯示兩個因子對輸出電壓的影響均為負(fù)向影響，即隨著因子容值的增加，輸出電壓呈下降的趨勢；兩個因子對輸電壓的影響程度也相當(dāng)，這與正態(tài)圖和柏拉圖反映出的信息一致。

因子C20、C21的交互作用圖[8]如圖7所示，它反映出兩個因子有較強(qiáng)的交互作用，即C20*C21對輸出影響較大。

圖4　輸出電壓的正態(tài)圖

圖5　輸出電壓的柏拉圖

圖6　主效應(yīng)圖

圖7　交互作用圖

通過分析兩個因子的等值線圖和曲面圖如圖8所示，可以直觀的看出在所選取因子的正負(fù)水平范圍內(nèi)，Vout的變化趨勢；等值線圖和曲面圖均顯示在所選取容值的最小點處，對應(yīng)的Vout取值最大。

通過響應(yīng)優(yōu)化器可以得到本組實驗的最優(yōu)解；如圖9所示為響應(yīng)優(yōu)化得到的最優(yōu)值：C20=560pf,C21=2200pf，即最優(yōu)解剛好落在選取的兩個因子的負(fù)水平點上。

3　測試結(jié)果

采用上述優(yōu)化參數(shù)C20=560pf、C21=2200pf對DC-DC電路在常溫、高溫、低溫條件下分別進(jìn)行帶負(fù)載能力測試如表3所示。從表中看出采取優(yōu)化參數(shù)后，DC-DC電路在全溫度范圍內(nèi)的帶80mA阻性負(fù)載時Vout均大于4.2V，滿足后級電路要求。