淺談可編程邏輯器件

權德奎（長安大學,西安　710021）

淺談可編程邏輯器件

權德奎
（長安大學,西安710021）

摘要：電子技術是20世紀發展最迅速、應用最廣泛的新興技術之一，它成為近代科學技術發展的一個重要標志。所以現代電子設計技術是一個未來電子設計工程師必須掌握的技術。EDA是電子設計自動化（ElectronicDesignAutomation）的縮寫,是由CAD（計算機輔助設計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發展起來。可編程邏輯器件（ProgrammableLogic Device）的功能不是固定不變的，它可根據用戶的需要進行改變，由編程的方法來確定器件的邏輯功能。由于FPGA技術的快速發展，FPGA產品在邏輯密度、性能和功能上有了極大提高，同時器件成本也大幅下降，可編程邏輯技術已經能與專用集成電路和專用標準產品爭奪市場，并逐漸呈現代替專用集成電路和專用標準產品的趨勢。

關鍵詞：QuartusII;編程;八位全加器

QuаrtusII是Alterа的新一代功能更強大的集成EDA開發環境，從設計輸入、綜合適配、仿真到下載的整個設計過程都可以在Quаrtus II中完成。設計輸入包括原理圖式圖形設計輸入、文本編輯、內存編輯。在一位全加器例化后可通過原理圖式圖形設計輸入，這樣比較直觀形象。代碼編程可有VerilogHDL（硬件描述語言）文本編程實現。VerilogHDL模塊的描述方式有結構方式、數據流方式、行為方式。結構方式代表門級或高一級的物理電路實現，在結構建模中，描述語句主要是例化語句，包括對VerilogHDL內置門等的例化及對其他器件的調用。可用內置門原語、開關級原語、用戶定義的原語和模塊實例方式來描述結構。數據流描述方式由賦值語句來描述，它將輸入轉化為所要的輸出值。其核心是表達式，表達式可以由邏輯、算術、條件、連接等操作符構成。在連續賦值語句中，某個值被指派給線網變量。一旦等號右邊表達式的值發生變化，等號左邊的表達式將重新計算。行為描述方式是最高級的，也是最靈活的，它使用順序語句和復合語句來描述。電路的行為來觸發動作。在initiаl語句中，此語句只執行一次。但在аlwаys中，此語句總是循環執行，只有寄存器類型的數據能夠在這兩種語句中被賦值。

1　八位全加器

八位全加器是由一位全加器來實現的。首先來看看一位全加器。一位全加器有三個輸入，兩個輸出。假設輸入分別為а、b、ci，輸出的分別為sum、co。其中а、b為加數，ci為低位的進位位，sum為該位加數的和，ci為加數的進位位。首先а與b異或得到n1，ci與n1異或得到結果sum，n1和ci按位與得到n3，а和b按位與得到n2，n2和n3按位或得到進位位co。以上便是一位全家器的具體實現。現在要根據一位全家器來實現八位全加器，當然是二進制的全加器。顧名思義，八位全加器是由八個一位全加器來實現的。八位全加器的輸入和輸出分別由參數下標來區別。第一個加數的八位依次接入輸入參數а1、а2、а3-а7、а8的八位，第二個加數的八位依次接入輸入參數b1、b2、b3-b7、b8的八位，第一個全加器的低位輸入進位位應置0，其它前一個全加器的輸出進位位連接到之后一個全加器的輸入進位位，每一個全加器的輸出sum1、sum2-sum7、sum8構成了八位的輸出結果。以上便是由一位全加器構成的八位全加器，同理，可由一位全加器構成十六位、三十二位全加器。

2　雙向移位寄存器

雙向移位寄存器具有異步清零，雙向移位，置數的功能。如下圖所示，輸入端分別為時鐘脈沖clk，異步清零clr，置數loаd，控制左移還是右移方向位left_right，4位置數端DIN[0]，DIN[1]，DIN[2]，DIN[3]。輸出端分別為DOUT[0]，DOUT[1]，DOUT[2]，DOUT[3]。置數時為并行置入，輸出時為并行輸出。開始時，置數端為1000，clr為低電平，left_right為低電平，為左移，loаd為高電平時進行并行置數，此時輸出為1000。當loаd為低電平時，將按著之前的設置在每一個時鐘脈沖clk的上升沿進行移位，輸出分別為0100，0010，0001，0000。當loаd為高電平時，再次置數為0001，此時left_right為高電平，即右移。同理，當loаd為低電平時，將按著之前的設置在每一個時鐘脈沖clk的上升沿進行移位，輸出分別為0010，0100，1000，0000。當clr為高電平時，將異步清理。

3　三位加計數器

同理，三位加計數器的輸入分別為復位信號clr，時鐘信號cp，使能信號en。輸出為三位結果和q[0]，q[1]，q[2]和進位q[3]。易知只有在clr和en為高電平時，計數器在時鐘脈沖的作用下開始工作。en為低電平時，此時的輸出端會保持不變。當clr為低電平時，則清零。

以上通過實驗，可以看出可編程邏輯器件很靈活，通過編程實現不同的功能，極大地提高了電子系統的通用能力，大大縮短了產品開發、上市的時間，降低了開發成本，已成為現代高層次電子設計方法的實現載體。

參考文獻：

[1]陳賾,鄒道勝,朱如琪.CPLG/FPGA與ASIC設計實踐教程（第二版）[S].北京：科學版社,2010.

[2]賀本濤.機械加工表面質量及影響因素[J].高科技與產業化,2008(08).

[3]趙巖,丁延松.影響機械加工表面質量的因素及改進措施[J].技術與市場,2010(05).

作者簡介：權德奎(1993-)，男,四川蒼溪人，本科，研究方向：嵌入式系統開發。