電磁頻譜監測中的寬帶實時信號采集系統設計

丁宏毅，柳其許

（中國衛星導航定位應用管理中心，北京100088）

電磁頻譜監測中的寬帶實時信號采集系統設計

丁宏毅，柳其許

（中國衛星導航定位應用管理中心，北京100088）

介紹了一套寬帶實時信號采集系統，系統由信號調理單元、時鐘調理單元、模數轉換單元、FPGA、高速緩存單元、PCIE接口以及電源組成。通過采用超高速ADC、優化傳輸方式、優化數據存儲架構，系統實現了超高速實時寬頻帶信號數據的采集、傳輸與記錄。系統軟件針對數據采集中的高速數據傳輸方式進行優化設計，通過利用雙通道技術，系統的總數據吞吐量能夠達到5GB/s。測試結果表明，系統在2GHz帶寬內達到了較高的動態指標，能夠滿足高速頻譜信號的記錄需求。

實時信號；數據采集；超高速；寬帶；頻譜記錄；數據傳輸

1 引 言

現代戰場環境中的電磁信號十分密集，信號類型復雜多樣，戰場電磁環境對戰爭準備和各種軍事斗爭活動，尤其對戰場感知、指揮控制、作戰行動、武器效能、戰場建設等方面，影響廣泛而深刻。電磁頻譜監測能夠對戰場上無線電發射的基本參數進行測量，對信號進行監聽，對發射目標進行識別確定，對頻段利用率和頻道占用度進行統計，對信號使用情況進行分析，以保障己方的電子設備發揮其最大的作戰效能，同時獲取敵方電子設備輻射的相關信息［1］。

在電磁頻譜監測應用系統中，由于計算機的實時計算能力有限，大量頻譜數據不能夠完成實時分析與處理，這種情況下需要對頻譜信號進行采集和記錄，再進行事后分析。為了達到較高的分析帶寬，記錄的信號數據速率可能達到GB/s量級，傳統設備很難保證這種情況下數據的實時采集、傳輸與存儲。

為了保證寬帶頻譜信號能夠完整并高速地記錄下來，文中評估介紹了一套寬帶實時信號采集系統。通過采用超高速ADC、優化傳輸方式、優化數據存儲架構，本系統實現了超高速實時寬頻帶信號數據的采集、傳輸與記錄。

2 系統架構

系統由信號調理單元、時鐘調理單元、模數轉換單元、FPGA、高速緩存單元、PCIE接口以及電源組成，如圖1所示。其中信號調理單元完成信號的匹配接收、增益控制；模數轉換單元（ADC）由內部時鐘或者外部時鐘驅動，最高采樣速率5Gsps，采樣精度10bit；高速緩存單元采用DDR3，緩存深度2GB；采集單元通過主控服務器將采樣數據存儲至固態存儲陣列以便后續的信號處理和分析。

圖1 系統架構

3 子電路設計

3.1 信號調理單元

模擬信號調理單元主要完成輸入模擬信號的端接匹配、放大、衰減、濾波，如圖2所示。信號調理單元由阻抗匹配模塊，數控衰減器以及低噪聲運算放大器組成。低噪聲運算放大器采用Hittite公司的HMC460LC5，這是一款GaAs工藝的低噪聲運算放大器，支持直流到20GHz帶寬。HMC460LC5能夠提供14dB的增益，其噪聲系數只有2.5dB。數控衰減器采用Hittite公司的HMC424ALP3E，這是一款DC到13GHz的數控衰減器，能夠提供0.5dB步進的可調衰減，最大衰減值31.5dB［2］。

圖2 調理電路

3.2 模數轉換單元

為實現寬帶頻譜信號的采集，系統中采用E2V公司的EV10AQ190采樣率5GS/s ADC，EV10AQ190支持的最高采樣率為5Gsps，支持四通道1.25GS/s，雙通道2.5GS/s，單通道5GS/s三種采樣模式，采樣位數10bit。其－3dB輸入帶寬可達3.2GHz，1.2GHz輸入頻率下動態無雜散范圍54dBc。芯片具有500mVpp模擬輸入幅度，采用LVDS輸出總線與FPGA通訊。每通道功耗為1.4W。EV10AQ190內部有四個獨立的1.25GS/s ADC，具有移相功能的時鐘緩沖器，模擬多路開關以及采樣保持電路。在四通道交錯采樣模式下，1.25GHz時鐘及其延時90°/180°/270°共四路時鐘，分別提供給四個并行的模數轉換內核。此時ADC相當于1路5GS/s采樣，可以對2.5GHz以下的帶寬實現全覆蓋采樣［3］。

3.3 高速調相時鐘發生單元

高速ADC對于采樣時鐘的要求十分嚴格，時鐘抖動將會制約ADC信噪比的提高。在器件選擇上尤其要關注芯片引入的抖動（jitter），所以在器件選取和電路設計上，必須嚴格控制器件抖動，以保證整個時鐘路徑引入的總抖動盡可能小。對于ADC所需的2.5GHz高速時鐘，只有使用鎖相環才能保證高頻時鐘的穩定性，故用鎖相環芯片產生內部采樣時鐘，鎖相環用于鎖定采樣時鐘頻率，而時鐘選擇芯片用于設置ADC內外時鐘之間的切換。電路結構如圖3所示。其中鎖相環（PLL）采用Hittite公司的HMC1034，這是一款高頻時鐘發生芯片，內部集成有低噪聲鎖相環，其頻率范圍能夠涵蓋125－3000MHz，附加的抖動低于78fs，相位噪聲低至－165dBc/Hz［4］。

3.4 高速傳輸單元

高速傳輸單元由兩塊基于FPGA的高速傳輸卡組成，其中每塊FPGA與ADC后端的FPGA通過光纖相連，其通訊協議采用AURORA協議。Aurora8B/10B是一個面向高速串行通信的可擴展輕量級鏈路層協議，該協議規范是開放型規范，可用于Xilinx芯片器件中。Aurora可以以低成本、高數據速率、可擴展、靈活的方式構建串行數據通道。系統中的FPGA選用XILINX公司的KINTEX－7系列FPGA，具有較高性能和較低功耗。KINTEX－7系列FPGA還支持PCIE2.08X收發器，適合在系統中用于實現基于PCIE協議的高速傳輸。傳輸單元還集成有DDR3內存顆粒，用于數據高速緩存。

圖3 時鐘電路

4 系統軟件設計

系統軟件針對應用需求而設計，主要功能是負責把ADC采集的數據傳輸到存儲陣列中。軟件通過DMA方式，首先把數據從采集卡傳輸到上位機主內存，上位機軟件再把內存數據轉存到固態存儲單元中。系統軟件針對數據采集中的高速數據傳輸方式進行優化設計，在PCIE 2.0協議上能夠實現2GB/s的數據傳輸速率，通過利用雙通道技術，系統的總數據吞吐量能夠達到5GB/s。

上位機軟件負責與驅動程序交互，設計統一應用程序訪問接口和用戶程序界面，監視采集卡的狀態和通信鏈路狀態。為保證穩定的數據傳輸速率，本系統程序采用多線程方式設計，支持不同通道乒乓操作。應用程序通過DMA方式把數據傳到客戶機的主存當中，同時把主存中的數據通過DMA方式傳輸到存儲卡。為了保證傳輸速率，存儲過程為主線程，采集過程開辟新線程，實現多線程操作，提升系統的數據存儲速率。此外，上位機軟件可以配置DMA控制/狀態寄存器控制DMA操作。DMA控制/狀態寄存器映射于PCIExpress Memory BAR0空間，客戶端軟件通過Memory Write和Read周期訪問寄存器。上位機軟件通過初始化DMA控制寄存器發起DMA傳輸，而通過狀態寄存器，以中斷方式通知Root Complex DMA傳輸完成［2］。

4.1 多線程高速傳輸技術

從軟件上來講，該系統由驅動程序、上位機控制程序、存儲設備接口程序組成。數據從采集卡流入，進入內存，然后數據再從內存進入存儲設備。然而，當數據寫入內存時，不能同時讀出該內存空間的數據。從而使內存成為了互斥資源，制約了數據傳輸效率。用戶通過虛擬內存對內存空間進行管理，實際上的物理內存空間可能是分散并且不連續的?，F在的高速采集卡都支持Scatter－Gather技術，由于需要不斷的在不同內存空間中切換，DMA的效率不高。針對以上問題，運用一種超大緩存流水線DMA傳輸與存儲技術，其基本架構如圖4所示。

圖4 超大緩存流水線傳輸與存儲技術

在該方案中，數據通過DMA方式從采集卡傳輸到內存，內存中的數據再通過DMA方式存入存儲卡。由于采集卡的數據是實時輸出的，如果傳輸速度稍慢，就會導致數據累積，從而出現丟數［6］。高性能存儲卡或存儲陣列一般都基于閃存，其存儲速度也具有一定的波動性。為了保證數據能夠完整的存下來，設計了如圖4中的超大緩存方案。首先，該緩存空間很大，通常是GB這個級別；其次，該空間是在初始化卡的時候，由驅動程序負責申請，該空間在物理上是連續的，能夠保證DMA傳輸的性能。把該空間分割成許多存儲節點，形成一個環結構。采集卡的數據從環尾寫入，數據再從環頭讀出，寫和讀都分別有獨立的線程操作。在寫入數據過程中，只要環中間還有剩余空間，就會持續寫入。負責讀出的線程只要發現環中還有數據，就會持續讀出并存入存儲卡中。兩個線程都是基于DMA進行數據傳輸，它們實際占用的CPU計算資源很少，線程切換不存在沖突。

該方法具有以下優點：第一，寫入與讀出分離，兩個線程獨立，減少了線程切換開銷；第二，大緩存能夠有效緩沖數據，克服存儲卡速度不穩定因素；第三，能夠實時監測數據傳輸狀態，若緩存空間占用比例太大，達到百分之百，說明存儲速度慢，可能丟數；第四，由于物理空間連續，能夠保證最高的DMA傳輸效能。

4.2 驅動程序開發

驅動程序負責上位機與采集卡之間的指令傳送、DMA傳輸控制、緩存空間的管理，它是保證整個傳輸系統性能的關鍵［7］，其基本架構如圖5所示。

控制指令主要用來監測采集卡狀態、配置卡工作模式，如卡的工作狀態、溫度信息、卡上的內存空間使用情況、卡的采集模式等。應用程序發送指令，然后經過驅動程序翻譯，轉變為BAR空間的寄存器讀寫操作，最后反饋相應的信息給應用程序［5］。DMA操作時由應用程序發起，經過驅動程序轉變成DMA請求，驅動程序配置相應參數，其中包括設置DMA大小，DMA的地址，數據傳輸方式等。當DMA請求完成后，采集卡會給驅動程序發送中斷請求，接收到中斷請求后完成整個DMA操作，通知上位機應用程序。緩存管理的工作主要是監測緩存狀態，實現數據存儲隊列，保證不出現數據丟失的情況。驅動程序申請連續的物理空間，把物理空間劃分成一連串存儲節點，構成數據存儲隊列。新數據從隊列首進入，舊數據從隊列尾讀出。當隊列快滿時，向應用程序發出警報，調整數據傳輸策略，進行數據存儲。

圖5 驅動程序架構

5 系統測試

為驗證系統性能，采用了多種手段對系統性能進行測試。為測試系統的動態參數，搭建如圖6所示的測試系統。測試系統中使用高精度射頻信號源產生一個單頻正弦電壓信號（0dB，10MHz到2GHz），經過ADC電路采集到FPGA，FPGA將存儲下來的數字化波形通過Chipscope進行觀測，采集結果送到計算機進行FFT變換，最后根據前述公式計算出SNR，THD，SINAD，SFDR等指標。表1列出了系統的主要測試指標和實測結果。

圖6 測試系統

表1 系統主要指標和實測結果

從表1可以看出，系統在2GHz帶寬內達到了較高的動態指標，能夠滿足高速頻譜信號的記錄需求。

6 結束語

為了保證在電磁頻譜監測應用系統中保證寬帶頻譜信號能夠完整并高速地記錄下來，系統設計通過采用超高速ADC、優化傳輸方式、優化數據存儲架構等手段實現了超高速實時寬頻帶信號數據采集、傳輸與記錄。系統測試結果表明，在2GHz帶寬下，系統達到了較高的動態性能（SNR＞40dB，SFDR＞48dB），能夠有效滿足寬帶頻譜監測的需要，具有很高的實用價值。

［1］ 梁百川.戰場電磁頻譜監測與管理［J］.航天電子對抗，2008（4）：38－41.

Liang Baichuan.TMonitoring and management of battlefield electromagnetic spectrum［J］.AEROSPACE ELECTRONICWARFARE，2008（4）.38－41.

［2］ HMC460LC5 data sheet.Hittite Microwave［J/OL］.2014，http：//www.hittite.com/content/documents/data＿sheet/hmc460lc5.pdf.

［3］ EV10AQ190 data sheet.e2v technologies［J/OL］.2013 http：//www.e2v.com/products/ev10aq190a－quad－10－bit－1－25－2－5－5－gsps－adc/.

［4］ HMC1034 data sheet.Hittite Microwave［J/OL］.2014，http：//www.hittite.com/content/documents/data＿sheet/HMC1034.pdf.

［5］ 劉波，庫錫樹，孫兆林.基于PCIE總線協議的數據采集設備驅動程序實現［J］.工業控制計算機，2007，20（7）：28－29.

Liu bo，Ku xishu，Sunzhaolin.Driver Develop of Data Gathering Device Based on PCIE［J］.INDUSTRIAL CONTROL COMPUTER，2007，20（7）：28－29.

［6］ 李晃，鞏峰，陳彥化.基于PCIE驅動程序的數據傳輸卡DMA傳輸［J］.電子科技，2014（1）：117－120.

LIHuang，GONG Feng，CHEN Yanhua.Data Transmission Card Based on the PCIE Driver［J］.Electronic Science and Technology，2014（1）：117－120.

［7］ 李木國，黃影，劉于之.基于PCIe總線的高速數據采集卡設計與實現［J］.測控技術，2013（7）：19－22.

Limuguo，Huang ying，Liuyuzhi.Design and Implementation of a High－Speed Data Acquisition Card Based on PCIe Bus［J］.Measurement＆Control Technology，2013（7）：19－22.

［8］ 易偉，徐欣，孫兆林.基于WDF的PXIe接口驅動程序開發［J］.微處理機，2011（4）：86－88，92.

YIWei，XU Xin，SUN Zhao－lin.Development of Driver for PXle Port based on WDF［J］.Microprocessors，2011（4）：86－88，92.

Design on a High speed Real－time W ide Band Spectrum Signal Acquisition System

Ding Hongyi，Liu Qixu
（China National Administrations of Gnss and Applications，Beijing 100088，China）

This paper introduces a novel wide－band real time signal acquisition system which is consist of signal conditioning unit，clock generating unit，ADC unit，FPGA，high speed buffering unit，PCIE interface and powermodules.Bymeans of ultra－high speed ADC，optimized transferring strategy，and optimized data storage architecture，the system realizes high speed wideband signal recording，transferring and storage.The software of system applies dual－channel technology which achieves 5GB/s data throughput.The test results show that the system achieves the satisfied dynamic performance in 2GHz bandwidth and meets the requirements of high speed spectrum signal recording.

Real－time signal；Data acquisition；Ultra high speed；Wide band；Spectrum recording；Data transferring

10.3969/j.issn.1002－2279.2015.05.023

TP274

A

1002－2279（2015）05－0088－04

丁宏毅（1974－），男，遼寧省興城市人，學士，工程師，主研方向：衛星導航定位、信號分析處理。

2014－10－23